集成电路工艺微电子110230号朱星盈

1、 集成电路课程设计报告 微电子1102 30号 朱星盈CMOS集成电路制造工艺的主要流程：通过查阅资料文献可以发现经过了时代的发展CMOS的制造工艺也在发生细微变化，而现代CMOS工艺基本流程在一些细节方面使集成电路的性能得到很好的提升，其基本工艺流程可分为如下步骤：前段（Front End）制造过程:1.晶圆处理制程（Wafer Fabrication；简称 Wafer Fab）2.晶圆针测制程（Wafer Probe）；后段（Back End）： 1.构装（Packaging）、2.测试制程（Initial Test and Final Test）一硅片的选取：一般采用轻参杂的p型Si衬底

2、，晶向<100>，=3050.cm。 晶圆（晶片）的生产由砂即（二氧化硅）开始，经由电弧炉的提炼还原成 冶炼级的硅，再经由盐酸氯化，产生三氯化硅，经蒸馏纯化后，透过慢速分解过程，制成棒状或粒状的多晶硅。一般晶圆制造厂，将多晶硅融解 后，再利用硅晶种慢慢拉出单晶硅晶棒。一支85公分长，重76.6公斤的 8寸硅晶棒，约需 2天半时间长成。经研磨、抛光、切片后，即成半导体之原料晶圆片二. 初始氧化1.SiO2 层厚度250 ASiO2作用：a.杂质扩散掩蔽膜 b.器件表面保护或钝化膜 c. MOS电容的介质材料 d. MOSFET的绝缘栅材料 e.电路隔离介质或绝缘介质SiO2制备： 实

3、际生产干氧-湿氧-干氧工艺。好处：既保证了SiO2的质量，又提高了氧化速度。2.氧化后淀积Si3N4，Si3N4厚度1400 A。目的:选择性氧化的掩蔽膜。LPCVD Si3N4薄膜工艺：反应剂： SiH2Cl2 + NH3 Si3N4+H2+HCl 温度：700-900 ； 速率：与总压力（或pSiH2Cl2)成正比； 特点：密度高；不易被稀HF腐蚀；化学配比好；保形覆盖； 缺点：应力大；三. 光刻场区光刻，刻掉场区的Si3N4，不去胶,阻挡离子注入。四. 场区注硼250 A的SiO2防止隧道效应注硼是为了提高场区的表面浓度，以提高场开启优点：工艺简单 问题：隔离区较宽，使IC的有效面积减少

4、，不利于提高集成度 隔离扩散引入了大的集电区-衬底和集电区-基区电容，不利于IC速度的提高。 五. 场区氧化，8500 A氧化层是热生长形成的，此时硼将继续推进，Si3N4阻挡氧化。由于Si:SiO2=0.44:1（体积比），这种做法可以降低台阶高度，称为准等平面工艺优点：1.可以减小表面的台阶高度；2.一次光刻完成的。 缺点：1、鸟嘴侵蚀有源区；2、不利于后序工艺中的平坦化；3、杂质重新分布。六. 去掉有源区的Si3N4和SiO2Si3N4：用磷酸腐蚀 SiO2：用标准的光刻腐蚀液七. 预栅氧SiO2 层厚度250 A，为离子注入作准备。八. 调整阈电压注入（注硼）目的：改变有源区表面的掺杂

5、浓度，获得要求的阈电压九. 去掉预栅氧十. 栅氧化SiO2 层厚度250 A这一步需要单独做，必须生长高质量的氧化层十一. 淀积多晶硅，Poly-Si，3800 A。扩磷，使多晶硅成为n+型（n+-Poly-Si）12. 光刻13. 刻多晶硅，不去胶十三. 离子注入源漏区注砷（As）,热退火选择As作源漏区，是因为同一温度下，As的扩散系数比磷小，横向扩散距离小。到这一步，MOSFET已经形成，只是未引出电极十四. 去胶，低温淀积SiO2十五. 光刻刻引线孔十六. 蒸铝17. 光刻刻电极而现代CMOS工艺中更精准的某些淀积，抛光等描述如下：Ti淀积厚度2040nm运用溅射工艺使Ti淀积在整个晶

6、圆表面并且除去表面氧化物T。TiSi2形成使用RTP工艺在N2气氛，800条件下，在Ti和Si接触的区域，形成TiSi2而其他区域的Ti没有变化称为自对准硅化物工艺(Salicide)Ti刻蚀使用NH4OH+H2O2湿法刻蚀，未参加反应的Ti被刻蚀TiSi2保留下来，形成Si和金属之间的欧姆接触。BPSG淀积硼磷硅玻璃(BPSG)淀积CVD，厚度约1um通入SiO2并掺杂少量硼和磷，可以改善薄膜的流动性和禁锢污染物的性能使这一层绝缘隔离器件和第一层金属BPSG抛光：硼磷硅玻璃(BPSG)抛光，CMP在BPSG层上获得一个光滑的表面。钨抛光CMP除去表面的钨和TiN使留下钨塞填充接触孔。其中以N

7、 阱硅栅 CMOS 集成电路制造工艺的主要流程其光刻可简述如下：（1）生长一层 SiO2 （2）在 SiO2 上涂光刻胶(光刻胶可以分为两种一种正胶，一种负胶，正胶在显影时可以溶解掉，而负胶正好相反)，光刻 N 阱掺杂窗口（第一次光刻） 。 （3）用 HF 刻蚀窗口处的 SiO2，去胶。 （4）在窗口处注入 N 型杂质。 （5）形成 N 阱，去除硅片上的 SiO2。 （6）生长一层 SiO2，再生长一层 Si3N4。光刻场区（第二次光刻） ，刻蚀场区的 Si3N4，去胶。由 于 Si3N4 和 Si 之间的应力较大，而 SiO2 与 Si 和 Si3N4 之间的应力较小，所以用 SiO2 作为

8、过渡 层。 （7）生长场区 SiO2（场氧） 。CMOS 工艺之所以不象 NMOS 工艺那样直接生长场氧，一是因为 CMOS 工艺比 NMOS 工艺出现得晚，更先进；二是因为生长场氧时间很长，会消耗很多硅，这 样会使有源区边缘产生很高的台阶，给以后台阶覆盖带来困难，台阶太高会产生覆盖死角。 （8）去除 Si3N4 和有源区处的 SiO2。 （9）重新生长一层薄薄的 SiO2（栅氧） 。 （10）生长一层多晶硅。 （11）光刻多晶硅栅极（第三次光刻） 。 （12）刻蚀栅极以外的多晶硅，去胶。 （13）光刻 P+离子注入窗口（第四次光刻） ，刻蚀窗口处的 SiO2，去胶。在窗口处注入 P 型杂质，

9、 形成 PMOS 的源漏区和衬底欧姆接触。生长 SiO2。 （14）光刻 N+离子注入窗口（第五次光刻） ，刻蚀窗口处的 SiO2，去胶。在窗口处注入 N 型杂质， 形成 NMOS 的源漏区和阱欧姆接触。 （15）生长一层 SiO2。 （16）光刻接触孔（第六次光刻） ，刻蚀接触孔处的 SiO2，去胶。 （17）生长一层金属，光刻金属引线（第七次光刻） 。 （18）刻蚀引线外的金属，去胶。 （19）淀积钝化层。其工艺流程图如下：其中所需要的掩膜版有：N阱(nwell)掩膜版，有源区(active)掩膜版，多晶硅(polycrystalline silicon)掩膜版，P+离子注入(Pplus)

10、掩膜版，N+离子注入(Nplus)掩膜版，接触孔(contect window)掩膜版，AL(金属)掩膜版，压焊孔掩膜版（pad）N阱掩膜版的作用是在所形成的氧化层上利用光刻技术形成N阱 有源区掩膜版的作用是使器件形成有源区多晶硅掩膜版的作用是形成多晶硅的沉淀作为器件的polyP+离子注入掩膜版的作用使器件内部沟道等处注入P+离子（ 硅栅自对准）改善有源区接触孔特性N+离子注入掩膜版的作用将N+离子注入到阱中（ 硅栅自对准）改善有源区接触孔特性接触孔掩膜版的作用是使器件形成接触孔回流AL掩膜版的作用是形成金属层压焊孔掩膜版的作用是形成PAD。其中局部氧化的作用1. 提高场区阈值电压2. 减缓表面台阶3. 减小表面漏电流 硅栅自对准的作用是在硅栅形成后，利用硅栅的遮蔽作用来形成MOS管的沟道区，使MOS管的沟道尺寸更精确，寄生电容更小。MOS管衬底电极的引出NMOS管和PMOS管的衬底电极都从