数字电子技术复习题

1、一、填空题：1、由二值变量所构成的因果关系称为逻辑关系。能够反映和处理逻辑关系的数学工具称为逻辑代数。2、在正逻辑的约定下，“1”表示 高 电平，“ 0 ”表示 低 电平。3、数字电路中，输入信号和输出信号之间的关系是 逻辑 关系，所以数字电路也称为逻辑电路。在逻辑关系中，最基本的关系是4、用来表示各种计数制数码个数的数称为同。十进制计数各位的基数是10,8421 BCD码和2421码是有权码；与逻辑、或逻辑和非逻辑。基数,同一数码在不同数位所代表的 权不位权是10的幕。余3码和 格雷 码是无权码。6、进位计数制是表示数值大小的各种方法的统称。一般都是按照讲位方式来实现简称为计数的，数制。任意

2、进制数转换为十进制数时，均采用按位权展开求和的方法。7、十进制整数转换成二进制时采用除2取余法;十讲制小数转换成二讲制时采用乘2取整法。&十进制数转换为八进制和十六进制时，应先转换成二M制，然后再根据转换的二进数, 按照三个数码一组转换成八进制;按四个数码一组转换成十六进制。9、逻辑代数的基本定律有交换律、结合律、分配律、反演律和韭韭律。10、最简与或表达式是指在表达式中与项中的变量 最少，且 或项 也最少。13、卡诺图是将代表 最小项的小方格按相邻原则排列而构成的方块图。卡诺图的画图规则：任意两个几何位置相邻的最小项 之间，只允许一位变量的取值不同。14、 在化简的过程中，约束项可以

3、根据需要看作15、 逻辑代数又称为布尔一代数，数字逻辑中的有一与逻非一基本辑运算。16、逻辑函数有四种表示方法，它们分别是真值表 、逻辑图、逻辑表达式和卡诺图18、数字信号的特点是在时间上和幅度上都是断续变化的，其高电平和低电平常用1和0来表示。19、在数字电路中，常用的计数制除十进制外，还有二进制、八进制六进制。20、 1011) 2=(262. 54 )8"( B2.29、(8 W =°(29. 5) 10 =()16=)8421BCD为、 75 )10=()2=(.( )8=)16o(39,23、逻辑函数F=A +B+ CD的反函F二AB (C D)24、逻辑函数F=

4、A+B+C D的反函数F = _AB (C+D )_Q25、逻辑代数运算的优先顺序为韭二、判断正误题2、异或函数与同或函数在逻辑上互为反函数。3、4、二进制计数中各位的基是2,不同数位的权是2的幕。8421BCD码、2421BCD码和余3码都属于有权码。n 4、I大 1（ VvF3、每个最小项都是各变量相“与”构成的，即n个变量的最小项含有逻辑函数中的逻辑“与”和它对应的逻辑代数运算关系为（ A+BC=（C ）oA A+B0o 1 1 J °4、因为逻辑表达式A+B+AB=A+B成立，所以AB二O成立。（错）5、逻辑函数F=AB+AB+BC+BC已是最简与或表达式。（错6、7、卡诺图

5、中为1的方格均表示逻辑函数的一个最小项。利用约束项化简时，将全部约束项都画入卡诺图，可得到函数的最简形式。&在逻辑运算中，“与”逻辑的符号级别最高。（错9、标准与或式和最简与或式的概念相同。10、二极管和三极管在数字电路中可工作在截止区、饱和区和放大区。11、8421 码 1001 比 0001 大。12、13、格雷码具有任何相邻码只有一位码元不同的特性。（错数字电路中用“ 1 ”和“ 0”分别表示两种状态，二者无大小之分。14、三、选择题A、逻辑加B、逻辑乘C、逻辑非B )o2、十进制数100对应的二进制数为（C )oA 1011110B、 1100010C、 1100100D、3、

6、和逻辑式AB表示不同逻辑关系的逻辑式是（B )oB、A?BC、A?B BD、AB A4、数字电路中机器识别和常用的数制是（A )o5、A二进制B、八进制C十进制D、十六进制以下表达式中符合逻辑运算法则的是D )o(A、 C C=6B、 1+1=10C、0<1D、 A+l=l在时间和幅度上都断续变化的信号是数字信号，语音信号不是数字信号。1、6、B A+CC、( A+B) ( A+C)7、在(D )输入情况下，、 “与非”运算的结果是逻辑D、B+CD、全部输入是1A、全部输入是0 B、任一输入是0 C、仅一输入是A、开关的闭合、断开B、电位的高、低C真与假D、电流的有、无9、求一个逻辑函数

7、F的对偶式，可将F中的(ACD ) oC、变量不变A.“ ”换成“ +” , “ +”换成“ " B、原变量换成反变量，反变量换成原变量D、常数中“ 0”换成“1”，“1 ”换成“ 0”10、在(BCD )输入情况下，“或非”运算的结果是逻辑0A、全部输入是0B、全部输入是1ABCD )oC、任一输入为0,其他输入为1 D、任一输入为111、n个变量函数的最小项是( c )A n个变量的积项，它包含全部 口个变量 、n个变量的荷香，它包含n电I父堇。每个变量都以原、反变量的形式出现；且仅出现一次D N个变量的和项，它不包含全部变量12、逻辑函数 F=(A+B)(A+C)(A+D)(A

8、+E)=(B )B、 A+BCEDD A+B+C+DA、 AB+AC+AD+AEC (A+BC) (A+DE)13、表示最大的3位十进制数，需要(C )位二进制数A 8 B 9 C 10 D 1114、函数F=AB+BC使F=1的输入ABC组合为(A. ABC=000 B ABC=010C. ABC=101D ABC=11015、以下代码中为无权码的为(C DA. 8421BCD 码； B. 5421BCD 码；C.余三码；D.格雷码。16、以下代码中为恒权码的为(A BA. 8421BCD 码;B. 5421BCD 码;C.余三码;17、. 一位十六进制数可以用( C )位二进制数来表示。D

9、. 格雷码。A. 1;B. 2;C. 4;18、十进制数25用 8421BCD码表示为D.16oA. 10 101;B. 0010 0101C. 100101;D. 10101c19、与十进制数10等值的数或代码为A. (0101 d(A1.0101)8421BCD; B. (35. 8)16;20、与AB AC BC相等的表达式是(A B C D )oC. (110101. 1)2;A )oD. (65.4)8o0oA、 AB ACB、 AB BC C AB+CD、AC BC21、下列表达式中正确的是(&逻辑变量的取值1和0可以表示(A、=1B、 1+0=0C 1+A=A D、 1

10、+ 1=122、与ABC ABC C相等的表达式是（ C ） oA、AB ACB、AB BCD、AC BC23、下列表达式中错误的是（ C ） 0A、A+A=lB、1+0=1C 1+A=A D、1+1=124、+17的8位二进制反码是（A:B:C:0U01111D:0001000125、-17的8位二进制补码是（A:B:C:01101111D:0001000126、三变量的全部最小项有（A:3个B:6个 C:8个 D:9个27、下列说法不正确的是（CA:逻辑代数有与、或、非三种基本运算B:任何一个复合逻辑都可以用与、或、非三种基本运算构成C:异或和同或与与、或、非运算无关D:同或和异或互为反运

11、算28、下列说法不正确的是（D）A:同一个逻辑函数的不同描述方法之间可相互转换B:任何一个逻辑函数都可以化成最小项之和的标准形式C:具有逻辑相邻性的两个最小项都可以合并为一项D:任一逻辑函数的最简与或式形式是唯一的、填空题:堇2单 元1、基本逻辑关系的电路称为 逻辑门,其中最基本的有 Ml或门禾非门。常用的复合逻辑门有与非门、或非门、与或非门、异或门和同或门。2、功能为“有0出1、全1出0”的门电路是与韭门：具有“有1出1,全0出0 ”功 能的门电路是或门；实际中集成与韭 门应用的最为普遍。3、当外界干扰较小时，TTL与非 门闲置的输入端可以 悬至 处理：门不使用的TTL或非 闲置输入端应与地

12、相接;CMOS' 1输入端口为“与”逻辑关系时，输入端应接高电平，闲置的具有“或”逻辑端口的CMOS' 1多余的输入端应接低电平；即CMOS门的闲置输入端不允许悬空。4、三态门的三种状态是指图阻。5、TTL与非门的多余输入端悬空时，相当于输入电平、判断正误题1、 所有的集成逻辑门，其输入端子均为两个或两个以±o2、 根据逻辑功能可知，异或门的反是同或门。於嘴等躺蝴播触费酬骤填懿濯喻入端都可以悬空处 理。外跄翎哪螃®»懒» 辟用最为广泛。 平。三、限晒F ”有1出0、全0出1 ”功能的逻辑门是（BA与非门B、或非门 C、异或门D、同或门2、

13、两个类型的集成逻辑门相比较，其中（ B ）型的抗干扰能力更强。A、TTL集成逻辑门B、CMOS集成逻辑门3、CMOS电路的电源电压范围较大，约在（ B ）oA、一 5V、+ 5V B、3、18VC、515V D、+ 5V4、（ A ）在计算机系统中得到了广泛的应用，其中一个重要用途是构成数据总线。A、三态门B、TTL与非门C、OCJ5、一个两输入端的门电路，当输入为1 0时，输出不是1的门电路为（C ） oA、与非门B、或门C或非门 D、异或门6、如图所示，电路输入与输出间实现的功能是（与与 、 AcbHTIT 或或 、 BD7、如右图所示，是由二极管构成的（ B ）oA.与门B.或门VD 1

14、c.与非门D.或非门VD 2& TTL同或门和CMOS同或门比较，它们的逻辑功能一样吗A:一样B：不一栏有时一样，有时不一样D:不确定（8分）3、试写出图所示数字电路的逻辑函数表达式，并判断其功能。2.48解：电路的逻辑函数表达式为:F AB?AC?BC AB AC BC列真值表:ABCF00000010010001111000101111011111输入变量中有两个或两个以上为1时，输出才为1,因此电路功能为多数表决器电路。第3单元淮力训练检测题、填空题：1、能将某种特定信息转换成机器识别的二进制数码的组合逻辑电路，称之为编码 器;能将机器识别的 二进制数码转换成人们 熟悉的制或某种

15、特定信息的 组合 逻辑电路，称为 译码 器:74LS85是常用的组合 逻辑电路 译码 器。2、在多数数据选送过程中，能够根据需要将其中任意一路挑选出来的电路，称之为数据诜74LS148芯片是8线一 3线的集#器，也叫做多蹬开关。3、74LS147是10线一 4线的集成优先编码器;成优先编码器。当S，时各输出端及Oe、Gs4、74LS148的使能端S为低电平时允许编码;均封锁，编码被禁止。4线 16线译码器。码显示器的内部接法有两接法。当前输入状A、2个B、3个C、4个D、8个5、两片集成译码器74LS138芯片级联可构成一个6、LED是指半导体数码管显示器件。半导体数种形式：共阳极接法和共阴极

16、7、组合逻辑电路的逻辑特点是，任意时刻的输出状态仅取决于该时刻的&两二进制数相加时，不考虑低位的进位信号是加器。74LS138是3线一 8线译码器，译码为输出低电平有效，若输入为A2AiAo=11O时，输出丫7丫6丫5丫4丫3丫2丫】丫。应为二、判断正误题1、组合逻辑电路的输出只取决于输入信号的现态。2、3线一 8线译码器电路是三一八进制译码器。已知逻辑功能，求解逻辑表达式的过程称为逻辑电路的设 i+o编码电路的输入量一定是人们熟悉的十进制数。74LS138集成芯片可以实现任意变量的逻辑函数。组 合逻辑电路中的每一个门实际上都是一个存储单元。共阴极结构的显示器需要低电平驱动才能显示。8

17、、只有最简的输入、输出关系，才能获得结构最简的逻辑电路。 三、选择题1、下列各型号中属于优先编码器是（ C ）oA、 74LS85 B、 74LS138 C、 74LS148 D、 74LS482、七段数码显示管TS547- （ BA、共阳极LED管 B、共阴极LED管 C、共阳极LCDt D、共阴极LCD管3、八输入端的编码器按二进制数编码时，输出端的个数是（4、四输入的译码器，其输出端最多为（A、4个B、8个C、10 个D、16 个5、当74LS148的输入端1。6上按顺序输入时，输出态，而与信号作用前的电路无关。A、1016、译码器的输入量是（B、010D、c、 001110A、二进制B

18、、八进制十进制D、十六进制7、编码器的输出量是（ A ） o8、A、二进制B、组合逻辑电路一般由（A、门电路B、触发器八进制A）组合而成C、计数器十进制D、寄存器D、十六进制9、以下哪个编码不能是二-十进制译码器的输入编码（ BA 0000 B 1010 C 1001 D001110、8线一 3线优先编码器的输入为。一当优先级别最高的17有效时.其输出Y 2?为？ Y 0的值是（c ）。A. 111B. 010C. 000D. 10111、十六路数据选择器的地址输入（选择控制）端有（ C ）个。A. 16.212、已知74LS138译码器的输入三个使能端（Si=l, Q=Ss=0）时，地址码A

19、zAiAo=011,则 输出 丫7 -Yo是（C ）。A B. 10111111 C.D.13、3线 8线译码器74HC138,当片选信号Si 9 s3为（）时，芯片被选通A：010B:100C:001D:10114、函数F=AC AB BC当变量取值为（A:B=C=1B:B=C=0C:A=1, C=015、8线一 3线优先编码器74HC148输入端 匚）时，将不出现冒险现象D:A=0, B=0同时有效时输出二进制数为n-mn16、在下列逻辑电路中，不是组合逻辑电路的有（D）A:译码器 B:编码器 C:全加器 D:寄存器17、 一个8选一数据选择器的数据输入端有（ D）a-1r？c-4na18

20、、 一个16选一的数据选择器，其地址输入（选择控制输入）端有第4单元能力训练检测题、填空题：1、两个与非门构成的基本RS触发器的功能有fiO.置1和保持。电路中不允许两个输 入端同时为低电平,否则将出现逻辑混乱。2、通常把一个CP脉冲引起触发器多次翻转的现象称为窒翅，有这种现象的触发器是钟控的RS触发器,此类触发器的工作属于曳壬 触发方式。3、为有效地抑制“空翻”，人们研制出了边沿 触发方式的主从型JK触发器和维持阻塞型D触发器。4、JK触发器具有矍Q、置1、保捱和翻转四种功能。欲使JK触发器实现Q- 的功 能，则输入端J应接 高电平1 , K应接 高电平1。5、D触发器的输入端子有L个，具有

21、.置0和置1的功能。6、触发器的逻辑功能通常可用时特征方程状态转换图功能真值表 和序波形图等多种方法进行描述。7、组合逻辑电路的基本单元是门电路，时序逻辑电路的基本单元是触发器。8、JK触发器的次态方程为 CT=i CTKgn ; D触发器的次态方程为Q* D。9、触发器有两个互非的输出端Q和Q ,通常规定J3=1, Q=0时为触发器的L状态；Q=0, Q=1时为触发器的Q状态。Qnl JQn KQn10、两个与非门组成的基本RS触发器，正常工作时，不允许R S 0 ,其特征方程为_Q$ R Q 口 约束条件为R s l_o11、同步RS触发器，在正常工作时，不允许输入端Qnl S RQn (

22、 CP 1)_,约束条件为SR=0o12. 把JK触发器 两个输入端子连在一起作为个输入 发器具有的逻辑功能是保持和晔 oR=S=_L,其特征方程为就构成了 T触发器，T触13、让T触发器恒输入“1”就构成了 T触发器，这种触发器仅具有能。 翻转 功二、正误识别题1、仅具有保持和翻转功能的触发器是RS触发器。2、基本的RS触发器具有“空翻”现象。3、同步的RS触发器的约束条件是：R+ S=0o,n'4、JK触发器的特征方程是：Q一丁八N"5、D触发器的输出总是跟随其输入的变化而变化。6、CP=0时，由于JK触发器的导引门被封锁而触发器状态不变。7、主从型JK触发器的从触发器开

23、启时刻在 CP下降沿到来时。 及触发器和逻辑门一样，输出取决于输入现态。9、维持阻塞D触发器状态变化在CP下降沿到来时。三、选择题1、仅具有置“ 0”和置“1”功能的触发器是(CA、基本RS触发器B、钟控RS触发器C、D触发器D、JK触发器2、由与非门组成的基本RS触发器不允许输入的变量组合S区为(A、003、同步RS触发器的特征方程是（ D ） oA、Qnl R QnB、Q- S QnB、01C、10D、11C、Onl R SOnDn q n 1 S RQ4、仅具有保持和翻转功能的触发器是B ） oA、JK触发器 B、T触发器 C、D触发器D、T触发器5、触发器由门电路构成，但它不同门电路功

24、能，主要特点是具有（A、翻转功能B、保持功能C、记忆功能D、置。置1功能6、TTL集成触发器直接置0端Rd和直接置1端Sd在触发器正常工作时应（A、Rd =1, Sd =0B、Rd =0, Sd =17、C、保持高电平D、保持低电平“ 0 ”按触发器触发方式的不同，双稳态触发器可分为（A、高电平触发和低电平触发B、上升沿触发和下降沿触发C、电平触发或边沿触发D、输入触发或时钟触发8、按逻辑功能的不同，双稳态触发器可分为（A、 RS JK D、 T 等B、主从型和维持阻塞型9、C、TTL型和M0S型D、上述均包括为避免“空翻”现象，应采用（B ）方式的触发器。A、主从触发B、边沿触发C、电平触发

25、10、为防止“空翻”结构的触发器。11、A、TTLB、MOSC、主从或维持阻塞JK触发器要时钟信号的作用下,要使51 Qn ,以下输入端连线不能为（A J=K二0B J=Q, KC J=K二QD J=Q, K=O13、14、A、基本RS触发器C主从JK触发器 对于JK触发器，输入A-0R-112、下列触发器中有约束条件的是（B、边沿D触发器D、T触发器触发器的状态转换图如下，则它是:J=0, K= 1 , CLK脉冲作用后，触发器的次态应为（C:Q' D:不确定(D )A:T触发器 B： SR触发器 C:JK触发器 D:D触发器15、欲使D触发器按Q"工作，应使输入D= (

26、D ) oA:0 B:C:QD： Q16、采用主从结构的触发器，则触发方式为A:电平触发方式B:脉冲触发方式17、对于JK触发器已矢口 Q=0,若要使Q*=l ,A:J=0 , K= 0B:J=0 , K= 118、T触发器中，当T=1时，触发器实现C边沿触发方式 则:(A)©：:户1,感=0。D:不确定D:不确定A:置1B:置019、(下列触发器中，没有约束条件的是(C )功能。C:计数D )D:保持20、A:基本RS触发器C:同步RS触发器 对于JK触发器，若A:SR触发器B:主从RS触发器D:边沿D触发器J= K,则可完成(B:T触发器D )B)触发器的逻辑功能C:D触发器D:

27、T'触发器B.保持、置“ 1 ”D.翻转、保持21、T触发器的功能是(A.翻转、置“ 0”激.5单元，能力训练检测题，_、填空题1、时序逻辑电路通常由组合逻辑电路 和 存储电路 两部分组成。2、根据时序逻辑电路按各位触发器接受时时钟脉冲控制信号的不同;可分为同步序逻辑电路和异步时序逻辑电路两大类。3、通常用 驱动方程状态方程 和 输出方程来描述时序逻辑电路。4、时序逻辑电路按照各位触发器触发器的时钟脉冲是否相同可分为辑电路和同步时序逻 异步时序逻辑电路两大类。5、时序逻辑电路中仅有存储电路输出时，构成的电路类型通常称为 包 型时序逻辑电路；如果电路输出除存储电路输出外，还包含组合逻辑电

28、路输出端时，构成的电路 类型称为 米莱型时序逻辑电路。6、可以用来暂时存放数据的器件称为寄存器一,若要存储4位二进制代码，该器件必须有4位触发器。7、时序逻辑电路中某计数器中的无效码若在开机时出现，不用人工或其它设备的干自启动能预，计数器能够很快自行进入有效循环体，使无效码不再出现的能力称为力。8、若构成一个六进制计数器，至少要采用有效状 位触发器，这时构成的电路有亘个 态，2个无效状态。9、通常模值相同的同步计数器比异步计数器的结构 复杂，工作速度 怏o10、用集成计数器CC40192构成任意进制的计数器时，通常可采用反馈预置法和反馈清零法。11、寄存器分为二、判断题基本寄存器移位寄存器两种

29、。1、集成计数器通常都具有自启动能力。（对）2、使用3个触发器构成的计数器最多有8个有效状态。（对3、同步时序逻辑电路中各触发器的时钟脉冲CP不一定相同。）4、利用一个74LS90可以构成一个十二进制的计数器。（错5、莫尔型时序逻辑电路，分析时可以不写输出方程。）6、十进制计数器是用十进制数码“ 0-9"进行计数的。、（对7、利用集成计数器芯片的预置数功能可获得任意进制的计数器。（对） &移位寄存器74LS194可串行输入并行输出，但不能串行输入串行输出。三、选择题（每小题2分，共20分）1、描述时序逻辑电路功能的两个必不可少的重要方程式是（B ） oA、次态方程和输出方程B

30、、次态方程和驱动方程C驱动方程和时钟方程D、驱动方程和输出方程2、用8421BCD码作为代码的十进制计数器，至少需要的触发器个数是（C ）。A、2B、3C、4D、53、按触发器状态转换与时钟脉冲CP的关系分类，计数器可分为（ A 两大类。A、同步和异步B、加计数和减计数C、二进制和十进制4、利用中规模集成计数器构成任意进制计数器的方法是（A、复位法B、预置数法C级联复位法5、在下列器件中，不属于时序逻辑电路的是（A、计数器B、序列信号检测器C全加器D、寄存器6、Mealy型时序逻辑电路的输出（A、只与当前外部输入有关C与外部输入和内部状态都有关7 口青岸物4吕由松山。、与1右* （ RA、输入逻辑变量B时钟信号C ）B、只与电路内部状态有关D、与外部输入和内部状态都无关C计数器 D、编码器&某计数器的状态转换图如下,其计数的容量为A.八 B.C.四D.9、如果要构成52进制的计数器，需要74LS160 A片。A.10、卜图时序逻辑电路是（B.D )C. 5D. 6A: Moore型同步时序逻辑电路C:Mealy型同步时序逻辑电路11、8位移位寄存器，串行输入时经A:1B:2C:412、构成一个五进制的计数器至少需要B:Moore型同步时序逻辑电路D:Mealy