7电子技术基础复习题-时序逻辑电路_第1页
7电子技术基础复习题-时序逻辑电路_第2页
7电子技术基础复习题-时序逻辑电路_第3页
7电子技术基础复习题-时序逻辑电路_第4页
7电子技术基础复习题-时序逻辑电路_第5页
已阅读5页,还剩12页未读 继续免费阅读

下载本文档

版权说明:本文档由用户提供并上传,收益归属内容提供方,若内容存在侵权,请进行举报或认领

文档简介

1、电子技术基础复习题时序逻辑电路一、填空题1 .具有“置0”、“置1”、“保持”和“计数功能”的触发器是()2 .触发器有门电路构成,但它不同门电路功能,主要特点是:()型触发器的直接置 0端Rd、置1端Sd的正确用法是()4 .按触发方式双稳态触发器分为: ()5 .时序电路可以由()组成6 .时序电路输出状态的改变()7 .通常寄存器应具有()功能8 .通常计数器应具有()功能9 . M进制计数器的状态转换的特点是设初态后,每来()个CP时,计数器又重回初态。10 .欲构成能记最大十进制数为999的计数器,至少需要()个双稳触发器。11 .同步时序逻辑电路中所有触发器的时钟端应()。二、选择

2、题:c)无CP输入端,有数码输入端 )计数器。1 .计数器在电路组成上的特点是()a)有CP输入端,无数码输入端b)有CP输入端和数码输入端2 .按各触发器的状态转换与 CP的关系分类,计数器可分为(a)加法、减法和加减可逆b)同步和异步 c)二、十和 M进制3 .按计数器的状态变换的规律分类,计数器可分为()计数器。a)加法、减法和加减可逆b)同步和异步c)二、十和 M进制4按计数器的进位制分类,计数器可分为()计数器。a)加法、减法和加减可逆b)同步和异步c)二、十和 M进制5 . n位二进制加法计数器有()个状态,最大计数值是()。a) 2n-1b) 2nc) 2n-16 .分析时序逻辑

3、电路的状态表,可知它是一只()。(a)二进制计数器(b)六进制计数 五进制计数器CQ2QiQ00000100120113110411150007 .分析如图所示计数器的波形图,可知它是一只()。(a) 六进制计数器(b) 七进制计数器(c) 八进制计数器cjuuiurmu二n二Qo_lUUULQ1 I I I lQ28、逻辑电路如图所示,当A= "0",B= "1”时,C脉冲来到后JK触发器()。(a)具有计数功能 (b)保持原状态 (c)置“0”(d)置“1”B9、逻辑电路如图所示,分析C, S, R的波形,当初始状态为“0”时,t瞬间输出Q为()。(c) Q(

4、b)“ 110、555集成定时器电路如图所示,为使输出电压u由低电压变为高电压,则输入端6和2的电压应满足)。(a)Ui6(b) U6(C)UI623 UcC , Ui22 一3 UcC , UI223 UcC , UI2CCCCCCcUCC8411、逻)。辑电路如图所示,当A= "0",B= "1”时,C脉冲来到后D 触发器(a)具有计数功能(b)保持原状态 (c)置“0”(d)置“1”=1>C12、 时序逻辑电路如图所示,原状态为“ 0 0”,当发出寄存和取出指令后的新状态)°(a) 1 1(b)(c) 0 11 013、分析某时序逻辑电路状态

5、表,判定它是()。(a)二进制计数器(b)十进制计数器(c)其它计数器CQ4Q3Q2Qi00000100012001030011401005100061001710108101191100100000三、非客观题1.由555集成定时器组成的电路如 =F, C2 = 33 F, C3 = 100 F,合上开 =0和RP =100 k时的声响频率。图所示。已知Ucc 6V , 关S, 8扬声器发出声响R1=2 k, R2= k, C1试分别计算RPCiTR1U ccCaSDRdOlC348QRC22:已知逻辑电路图及C, SD,Rd 的波形,试画出输出Q0, Q1的波形(设Q, Q1 的初始状态均

6、为“0”)。C_nLTLTLRd JSd "1"Q0QiC3、已知逻辑电路图和C脉冲的波形,试写出 F0和F1的逻辑式, 出F0,目的状态表(设Q0, Q1初始状态 均为“0”)。cQ QiC 4、试列出如下所示逻辑电路图的状态表画出波形图,并指出是 型的计数器(设Q0, Qi的初始状态 均为“0”)。c 丁丁_一_QQiC-ord5、列出逻辑电路图的状态表,写出输出F的逻辑式,画出输出Q0, Q1 波形图,计算F的脉宽tW和周期T (设C脉冲频率为1 kHz,各触发器彳 态均为“0”)。QiFCQiQ0F0123456、非客观题:已知逻辑电路图及C脉冲波形,试画出输出Q0

7、, Q1的波形(设Q0, Q1的初 始状态均为“ 0”)。7、逻辑电路如图所示,各触发器的初始状态为“0”,已知C脉冲的波形。 试画出输出Qo,Q和F的波形图。8、已知逻辑电路图及C脉冲的波形,各触发器的初始状态均为0,画出输 出Q。,Qv Q2的波形。QiQ29、逻辑电路如图所示,各触发器的初始状态为“0”,若已知C和A的波形。 试画出Q0, Q1的波形。ADC>CKQiQQi10、由555集成定时器组成的电路如图所示。HL为信号灯,已知Ucc 12V ,R1 = 27 k, 0=15 k, RP = 500 k, C1 =F , C2 = 50F , C3 = 50到最大时,信号灯H

8、L亮和灭的时间为多少Fo试求:当RP的阻值调HL11、试分析下图电路的逻辑功能,并画出其状态转换图和工作波形(设触发器的初态为零)1K电子技术基础复习题-时序逻辑电路参考答案一、填空题:1 . JK触发器2 .有记忆功能3 .有小圆圈时,不用时接高电平“1”;没有小圆圈时,不用时接低电平“0”4 .电平触发、主从触发和边沿触发5 .触发器或触发器和的组合门电路6 .与时序电路该时刻输入信号的状态和时序电路的原状态有关7 .存数、取数、清零与置数8 .清零、置数、累计 CP个数9 . M10 .2N 1 999 N 1011、连在一起二、选择题:1. (b)、2. (b )、 3. (a )、

9、4. (c)、 5. (b 卜 6.(c) 、7. (a )、8、( b )9. (b)、10、( a )、11、( a )、12、( b)、13、( b )三、非客观题:,11、为谐振电路岸 100 k时 f 0.386 Hz0.7(R1 RP 2R2)C2r1RP 0 f 355 Hz0.7(R1 2R,)C22、SdQo3、逻辑式:F0状态表QiCQoQiFoFi0001111001211113111141111QQiFiQiQo4、首先根据各触发器的激励函数表达式画出波形图。J0 Qi, K0 "1"J1 Q, K1 "1"由波 形图可列出状态表。 由状态表可知这是一个三进制 计数器。由于两只触发器受同一 C脉冲控制,故为同步型。 且数值是 增加的,即加法计数器, 因此可知这是一只同步三进制加法计数器。Q1QcC0000111020035、功能表和波形图如下,F = Q0Q1 ,由波形图可知:tW =2ms, 3ms。CQ1Q0F0001101121103001401151106、状态表波形图7、CQ1Q00001012103008、状态表:10、信号

温馨提示

  • 1. 本站所有资源如无特殊说明,都需要本地电脑安装OFFICE2007和PDF阅读器。图纸软件为CAD,CAXA,PROE,UG,SolidWorks等.压缩文件请下载最新的WinRAR软件解压。
  • 2. 本站的文档不包含任何第三方提供的附件图纸等,如果需要附件,请联系上传者。文件的所有权益归上传用户所有。
  • 3. 本站RAR压缩包中若带图纸,网页内容里面会有图纸预览,若没有图纸预览就没有图纸。
  • 4. 未经权益所有人同意不得将文件中的内容挪作商业或盈利用途。
  • 5. 人人文库网仅提供信息存储空间,仅对用户上传内容的表现方式做保护处理,对用户上传分享的文档内容本身不做任何修改或编辑,并不能对任何下载内容负责。
  • 6. 下载文件中如有侵权或不适当内容,请与我们联系,我们立即纠正。
  • 7. 本站不保证下载资源的准确性、安全性和完整性, 同时也不承担用户因使用这些下载资源对自己和他人造成任何形式的伤害或损失。

评论

0/150

提交评论