电子技术第12讲(计数器)

1、1第第12讲讲第第21章章 时序逻辑电路时序逻辑电路21.3 计数器计数器2作用作用: 累计输入的脉冲个数，最后给出累计的总数。累计输入的脉冲个数，最后给出累计的总数。 也可用于分频、定时、产生节拍脉冲等。也可用于分频、定时、产生节拍脉冲等。基本结构基本结构: 由触发器和门电路组合而成。由触发器和门电路组合而成。基本要求：基本要求： 掌握各类计数器分析方法及集成计数器的应用。掌握各类计数器分析方法及集成计数器的应用。3按数值增减趋势分类按数值增减趋势分类:计数器计数器加法计数器加法计数器减法计数器减法计数器可逆计数器可逆计数器4按计数进制分类：按计数进制分类：计数器计数器二进制计数器二进制计数

2、器十进制计数器十进制计数器按时钟脉冲输入方式分类按时钟脉冲输入方式分类 ：计数器计数器同步计数器同步计数器异步计数器异步计数器521. 3计数器计数器21.3.1 二进制计数器二进制计数器二进制数二进制数: 用用0和和1两个数字表示两个数字表示, 加加1计数计数,逢逢2进进1 0 0 0 0+) 1 0 0 0 1+) 1 0 0 1 0第第0位的位的1相当于十进制的相当于十进制的1第第1位的位的1相当于十进制的相当于十进制的26二进制数二进制数4位二进制数位二进制数: Q3 Q2 Q1 Q0位数位数: 3 2 1 0权重权重:223212028 4 2 18421码码相当于十进制数相当于十进

3、制数: 8Q3+4Q2+2Q1+1Q0 例例: Q3Q2Q1Q0=1010B =8x1+4 x 0+2 x 1+1 x 0 =10DB代表二进制数代表二进制数 (Binary)D代表十进制数代表十进制数 (Decimal)74位二进制表示的最大数为位二进制表示的最大数为: 1111B=8+4+2+1=15D=1248位二进制表示的最大数为位二进制表示的最大数为: 11111111B=D25512816位二进制表示的最大数为位二进制表示的最大数为: D655351216二进制数所表示数的范围二进制数所表示数的范围:84位二进制加法计数器状态转换表位二进制加法计数器状态转换表CP Q3 Q2 Q1

4、 Q0 0 0 0 0 0 1 0 0 0 1 2 0 0 1 0 3 0 0 1 1 4 0 1 0 0 5 0 1 0 1 6 0 1 1 0 7 0 1 1 1 8 1 0 0 0要求要求: 每来一个每来一个CP,计数器加计数器加1CP Q3 Q2 Q1 Q0 9 1 0 0 1 10 1 0 1 0 11 1 0 1 1 12 1 1 0 0 13 1 1 0 1 14 1 1 1 0 15 1 1 1 1 16 0 0 0 09计数规律计数规律CP Q3 Q2 Q1 Q0 0 0 0 0 0 1 0 0 0 1 2 0 0 1 0 3 0 0 1 1 4 0 1 0 0 5 0 1

5、0 1 6 0 1 1 0 7 0 1 1 1 8 1 0 0 0CP Q3 Q2 Q1 Q0 9 1 0 0 1 10 1 0 1 0 11 1 0 1 1 12 1 1 0 0 13 1 1 0 1 14 1 1 1 0 15 1 1 1 1 16 0 0 0 0计数之前输出全为计数之前输出全为0；最低位触发器在每来最低位触发器在每来一个一个CP翻转一次；翻转一次；低位触发器由低位触发器由10时时,相邻高位触发器状态相邻高位触发器状态发生变化。发生变化。总的规律总的规律:当本位触发当本位触发 器的输出状态下跳时器的输出状态下跳时(1 0),相邻位触发器相邻位触发器发生翻转。发生翻转。101

6、. 异步二进制加法计数器异步二进制加法计数器用触发器组成计数器用触发器组成计数器QQRSJKJ K Qn+10 0 Qn0 1 01 0 11 1 Q nCP上升沿触发上升沿触发例例: 用维用维阻型阻型J-K触发器组成触发器组成异步异步二进制加法计数器二进制加法计数器由由JK=11控制触控制触发器翻发器翻转计数转计数Qn+1=JQn+KQn11用用4个维个维阻型阻型J-K触发器组成触发器组成 4位位异步异步二进制加法计数器二进制加法计数器QQRSJKQQRSJKQQRSJKQQRSJKR 清清0脉冲脉冲进位脉冲进位脉冲Q0Q1Q2Q3CP计数脉冲计数脉冲124位位异步异步二进制加法二进制加法计

7、数器时序图计数器时序图1 2 3 4 5 6 7 8 9 10 11 12 13 14 15 16CPQ0Q1Q2Q3000010001000100011110000异步异步: 各触发器不同时翻转各触发器不同时翻转, 从低位到高位依次翻转从低位到高位依次翻转 CP的上升沿的上升沿Q0翻转翻转Q0的上升沿的上升沿Q1翻转翻转Q1的上升沿的上升沿Q2翻转翻转Q2的上升沿的上升沿Q3翻转翻转QQRSJKQQRSJKQQRSJKQQRSJKR Q0Q1Q2Q3CP134位异步二进制加法计数器位异步二进制加法计数器状态转换表状态转换表CP Q3 Q2 Q1 Q0 0 0 0 0 0 1 0 0 0 1

8、2 0 0 1 0 3 0 0 1 1 4 0 1 0 0 5 0 1 0 1 6 0 1 1 0 7 0 1 1 1 8 1 0 0 0CP Q3 Q2 Q1 Q0 9 1 0 0 1 10 1 0 1 0 11 1 0 1 1 12 1 1 0 0 13 1 1 0 1 14 1 1 1 0 15 1 1 1 1 16 0 0 0 0每每16 个个CP 循环一周循环一周14用用4个主从个主从J-K触发器组成触发器组成 4位位异步异步二进制加法计数器二进制加法计数器R 清清0脉冲脉冲进位脉冲进位脉冲Q0Q1Q2Q3CP计数脉冲计数脉冲QQRSJKQQRSJKQQRSJKQQRSJK作用同前：

9、作用同前：4位异步二进制加法计数器位异步二进制加法计数器154位位异步异步二进制加法二进制加法计数器时序图计数器时序图1 2 3 4 5 6 7 8 9 10 11 12 13 14 15 16CPQ0Q1Q2Q3000010001000100011110000异步异步: 各触发器不同时翻转各触发器不同时翻转, 从低位到高位依次翻转从低位到高位依次翻转 CP的下降沿的下降沿Q0翻转翻转Q0的下降沿的下降沿Q1翻转翻转Q1的下降沿的下降沿Q2翻转翻转Q2的下降沿的下降沿Q3翻转翻转RQ0Q1Q2Q3QRQRSQQCP16参照：参照：P314图图21.3.3(a)，三位二进制加法计数器。，三位二进

10、制加法计数器。CQDQQDQQ0Q1Q2QDQF2F0F1CP的上升沿的上升沿Q0翻转翻转Q0的上升沿的上升沿Q1翻转翻转Q1的上升沿的上升沿Q2翻转翻转1 2 3 4 5 6 7 8 9 10 11 12 13 14 15 16CPQ0Q1Q200010010000011100017CQDQQDQQ0Q1Q2QDQF2F0F1参照：参照： P314图图21.3.3(b) ，三位二进制减法计数器。，三位二进制减法计数器。CP的上升沿的上升沿Q0翻转翻转Q0的上升沿的上升沿Q1翻转翻转Q1的上升沿的上升沿Q2翻转翻转182. 同步二进制加法计数器同步二进制加法计数器同步同步: 每个触发器都用同一

11、个每个触发器都用同一个CP触发，当时钟脉冲到触发，当时钟脉冲到来时，各触发器同时翻转。来时，各触发器同时翻转。J K Qn+10 0 Qn0 1 01 0 11 1 Q nJ-K触发器真值表触发器真值表 加法计数器的加法计数器的另一规律：另一规律：最低位最低位Q0每来一个钟脉冲翻转一次，而其它每来一个钟脉冲翻转一次，而其它位在所有低位为位在所有低位为1时，再来一个时时，再来一个时钟脉冲翻转一次。由此可推出由钟脉冲翻转一次。由此可推出由JKJK触发器组成计数器电路的驱动方程：触发器组成计数器电路的驱动方程： J0=K0=1 J1= K1= Q0n J2= K2= Q0nQ1n 19设计方法设计方

12、法: 用低位的用低位的Q控制高位的控制高位的J、K，决定其翻转还是不翻转。决定其翻转还是不翻转。 JK00时，不翻转时，不翻转(保持原状保持原状) JK11时，翻转时，翻转J K Qn+10 0 Qn0 1 01 0 11 1 Q nJ-K触发器真值表触发器真值表20同步二进制加法计数器设计同步二进制加法计数器设计 用维用维阻型阻型J-K触发器触发器(1) Q0的翻转：的翻转： 每来一个每来一个CP，Q0翻转翻转 一次一次(2) Q1的翻转的翻转: Q0=1时时,再来一个再来一个CP , Q1翻转一次翻转一次(3) Q2的翻转的翻转: Q1Q0=11时时,再来一个再来一个 CP,Q2翻转一次翻

13、转一次JK=11J,K=Q0J,K=(Q1Q0)(4) Q3的翻转的翻转:Q2Q1Q0=111时时,再来一个再来一个CP,Q3翻转一次翻转一次J,K=(Q2Q1Q0)QQRSJKQQRSJKQQRSJKQQRSJKR 清清0脉冲脉冲CP&Q1Q0Q0Q1Q2Q3&Q2Q1Q021同步二进制加法计数器同步二进制加法计数器QQRSJKQQRSJKQQRSJKQQRSJKR 清清0脉冲脉冲CP&Q1Q0Q0Q1Q2Q3&Q2Q1Q0同步二进制加法计数器的同步二进制加法计数器的波形图波形图与异步二进制加法计数器的画法与异步二进制加法计数器的画法相同相同,状态转换表状态转

14、换表也相同，但是也相同，但是.波形图波形图224位同步二进制加法计数器位同步二进制加法计数器时序图时序图1 2 3 4 5 6 7 8 9 10 11 12 13 14 15 16CPQ0Q1Q2Q3000010001000100011110000同步计数器各触发器在同一时刻翻转同步计数器各触发器在同一时刻翻转而异步计数器各触发器而异步计数器各触发器翻转时刻不同翻转时刻不同,低位的领先低位的领先,高位的滞后高位的滞后, 延迟时间为延迟时间为纳秒纳秒(ns)级级23例：分析图中所示逻辑电路的逻辑功能，例：分析图中所示逻辑电路的逻辑功能，说明其用途，设初始状态为说明其用途，设初始状态为“000”。

15、CRDQ0QJKQQ1QJKQQ2QJKQ24（2）因初始状态）因初始状态Q2Q1Q0为为“000”，故，故此时此时J、K端电平为：端电平为：J2=0 ， K2=1J1=1， K1=1J0=1， K0=1（3）根据此时）根据此时JK触发器的状触发器的状态得出各触发态得出各触发器下一时刻的器下一时刻的状态状态“001”CRDQ0QJKQQ1QJKQQ2QJKQF1F0F2（4）依次推算，）依次推算，直至返回至初直至返回至初始状态始状态“000”为止。列出状为止。列出状态表。态表。（1）由图得出各触发）由图得出各触发器器J、K端逻辑式：端逻辑式：J2=Q0 Q1 ，K2=1J1=1， K1=1J0

16、=Q2， K0=1注：注：F1的时钟由的时钟由F0提供，提供，故故Q1只在只在Q0由由“1”变为变为“0”时才翻转。时才翻转。25CP J2=Q0Q1 K2=1 J1=1 K1=1 J0=Q2 K0=1 Q2 Q1Q0 0 0 1 1 1 1 1 0 0 0 1 01 1 1 1 1 0 0 1 2 01 1 1 1 1 0 1 0 3 11 1 1 1 1 0 1 1 4 01 1 1 0 1 1 0 0 5 01 1 1 1 1 0 0 0 注：注：F1的时钟由的时钟由F0提供，故提供，故Q1只在只在Q0由由“1”变为变为“0”时才翻转。时才翻转。JKJK状态由本次触发器的状态（现态）决定

17、状态由本次触发器的状态（现态）决定JKJK状态决定了下一时钟周期下的各触发器的状态（次态）状态决定了下一时钟周期下的各触发器的状态（次态）结论：经过五个脉冲循环一次，为五进制计数器。结论：经过五个脉冲循环一次，为五进制计数器。CRDQ0QJKQQ1QJKQQ2QJKQF1F0F226十进制数用十进制数用09十个数字表示十个数字表示,而而数字电路中使用二进制，所以需数字电路中使用二进制，所以需用二进制数给十进制数编码用二进制数给十进制数编码21.3.2 十进制计数器十进制计数器编码方法编码方法: 用用4位二进制数表示位二进制数表示1位十进制数位十进制数, 称为二称为二十进制编码十进制编码, 又称

18、又称BCD码码 ( BCDBinary Coded Decimal ) 二进制数用二进制数用8421码码十进制数十进制数: 用用0 9 共十个数字表示共十个数字表示所以，用十个所以，用十个4位二进制数表示位二进制数表示0927CP Q3 Q2 Q1 Q0 10 1 0 1 0 11 1 0 1 1 12 1 1 0 0 13 1 1 0 1 14 1 1 1 0 15 1 1 1 1CP Q3 Q2 Q1 Q0 0 0 0 0 0 1 0 0 0 1 2 0 0 1 0 3 0 0 1 1 4 0 1 0 0 5 0 1 0 1 6 0 1 1 0 7 0 1 1 1 8 1 0 0 0 9

19、1 0 0 1十进制数的编码方法十进制数的编码方法例例: 3位十进制数位十进制数: 100, 用用BCD码表示码表示1000001 0000 0000BCD码码十进制数十进制数28异步十进制加法计数器设计异步十进制加法计数器设计(用下降沿触发的主从用下降沿触发的主从J-K触发器触发器)J K Qn+10 0 Qn0 1 01 0 11 1 Q nQQRSJKCP在在CP 时时,根据根据JK状态状态Q变化变化 29(1) CP 时时,Q0翻转翻转,JK=11异步十进制加法计数器异步十进制加法计数器(用下降沿触发的主从用下降沿触发的主从J-K触发器触发器)(2) Q0 时时,Q1翻转翻转(3) Q

20、1 时时, Q2翻转翻转,JK=11 (4) Q0 时时, Q3翻转翻转,且且 Q2Q1=11时时,Q3由由0翻转成翻转成1 Q2Q1=00时时,Q3被清成被清成0(5)当当Q3=1(Q3=0)且且Q0 时时,将将Q1清清0R QQRSJKQQRSJKQQRSJKQQRSJKCPQ0Q1Q2Q3&30异步十进制加法计数器状态表异步十进制加法计数器状态表CP Q3 Q2 Q1 Q0 0 0 0 0 0 1 0 0 0 1 2 0 0 1 0 3 0 0 1 1 4 0 1 0 0 5 0 1 0 1 6 0 1 1 0 7 0 1 1 1 8 1 0 0 0 9 1 0 0 1根据根据J

21、K控制规律，分析状态转换表控制规律，分析状态转换表(1) CP 时时,Q0翻转翻转,JK=11(2) Q0 时时,Q1翻转翻转(3) Q1 时时, Q2翻转翻转,JK=11 10 1 0 1 0 0000(5)当当Q3=1(Q3=0)且且Q0 时时,将将Q1清清0(4) Q0 时时, Q3翻转翻转,且且 Q2Q1=11时时,Q3由由0翻转成翻转成1 Q2Q1=00时时,Q3被清成被清成031异步十进制加法计数器异步十进制加法计数器 (用下降沿触发的主从用下降沿触发的主从J-K触发器触发器)时序图时序图1 2 3 4 5 6 7 8 9 10 CPQ0Q1Q2Q30000100010001000

22、100100001100001010101010111032十进制加法计数器十进制加法计数器状态转换表状态转换表CP Q3 Q2 Q1 Q0 0 0 0 0 0 1 0 0 0 1 2 0 0 1 0 3 0 0 1 1 4 0 1 0 0 5 0 1 0 1 6 0 1 1 0 7 0 1 1 1 8 1 0 0 0 9 1 0 0 110 0 0 0 0每每10个个CP循环一周循环一周33R QQRSJKQQRSJKQQRSJKQQRSJKCPQ0Q1Q2Q3&异步十进制加法计数器异步十进制加法计数器2个十进制计数器组成个十进制计数器组成1个个100进制计数器进制计数器Q3 Q2

23、Q1 Q0CPR异步十进制加法计数器异步十进制加法计数器Q3 Q2 Q1 Q0CPR异步十进制加法计数器异步十进制加法计数器Q3 Q2 Q1 Q0CPR异步十进制加法计数器异步十进制加法计数器CP进位脉冲进位脉冲个位数个位数十位数十位数RQ3由由1变成变成0时，向十位数送一个进位脉冲，时，向十位数送一个进位脉冲，使十位数计一个数，同时个位数全变成使十位数计一个数，同时个位数全变成0000343. 任意进制计数器任意进制计数器 由计数器的工作原理可知，触发器内含的状态组合的个数称由计数器的工作原理可知，触发器内含的状态组合的个数称为模，这样的时序电路称为模为模，这样的时序电路称为模M计数器，或称

24、为计数器，或称为M进制计数器。进制计数器。如：前述三位二进制计数器，有如：前述三位二进制计数器，有8个状态循环，又称模个状态循环，又称模8计数器，计数器，或或8进制计数器。进制计数器。对于对于n位的二进制计数器，需要位的二进制计数器，需要n个触发器组成，共有个触发器组成，共有2n=M 个个计数状态。计数状态。对于非二进制计数器来说，当有效状态数对于非二进制计数器来说，当有效状态数N和所用触发器的位和所用触发器的位数数n之间存在之间存在NM，所以要用所以要用2片片74LS90。一片接成十进制（个位），输出为一片接成十进制（个位），输出为QDQCQBQA，另一片接成六进制（十位），输出为另一片接成

25、六进制（十位），输出为QCQBQA。48数字电子秒表计数、译码及显示电路数字电子秒表计数、译码及显示电路 49总结总结: 用一片用一片74LS290设计设计N进制计数器的一般方法进制计数器的一般方法第第N个个CP脉冲后，由输出端的脉冲后，由输出端的“1”去控制清去控制清0端端R0(1)、R0(2)，将输出端全部清，将输出端全部清0（清零法）（清零法）练习练习1: 下图是几进制计数器下图是几进制计数器?答答: 8进制进制QD QC QB QAS9(1)S9(2)R0(1)R0(2)CPB CPACP74LS290输出端状态输出端状态的变化范围的变化范围:0000011150练习练习2: 下图是几

26、进制计数器下图是几进制计数器?答答: 7进制进制QD QC QB QAS9(1)S9(2)R0(1)R0(2)CPB CPACP&74LS290513. 74161计数器：计数器：4位二进制同步加法计数器位二进制同步加法计数器 清零清零置数置数使使 能能时钟时钟置置 数数 输输 入入输出输出RDLDEP ETCPDCBAQDQCQBQA0000010DCBADCBA110保保 持持110保持保持 RCO=01111计计 数数5274161计数器四种工作方式计数器四种工作方式异步清零：异步清零：RD=O ，QDQCQBQA =0000，清零，清零不受时钟控制。不受时钟控制。 同步并行置数

27、同步并行置数 ：RD=1，LD=0，CP ， QDQCQBQA=DCBA。计数计数 ：RD=LD=ET=EP=1 ，CP ，实现四位，实现四位二进制计数二进制计数 ，当，当QDQCQBQA=1111，进位输出，进位输出RCO=ETQDQCQBQA =1。保持保持 ：RD= LD=1，ETEP=0 ，输出不变。若，输出不变。若EP=0，ET=l， RCO不变，若不变，若ET=0， RCO=0。应用应用 利用利用74161清零方式和置数方式可以实现模清零方式和置数方式可以实现模大于或小于芯片模数大于或小于芯片模数M的的N进制计数器。进制计数器。 （1）利用清零方式，用）利用清零方式，用74161构

28、成九进制计数构成九进制计数器。器。解解:N=9，而，而74161的的M=16，因此必须设法跳，因此必须设法跳过过M-N=16-9=7个状态。利用与非门将输出端个状态。利用与非门将输出端最后一个状态译码，产生清零信号，使计数最后一个状态译码，产生清零信号，使计数器返回器返回0000状态，实现九进制计数。状态，实现九进制计数。 54利用利用74161清零方式：清零方式：10001000QDQCQBQA100110010010001001110111000000000001000100110011010001000101010101100110注意：注意：74161计数器是异步清零，产生清零信号的状

29、计数器是异步清零，产生清零信号的状态时间极其短暂，因而，态时间极其短暂，因而，产生清零信号的状态不算计产生清零信号的状态不算计数器的状态数器的状态。55（2）利用）利用74161的置数方式，设计九进制计的置数方式，设计九进制计数器电路。数器电路。 解：方法一：利用解：方法一：利用置数方式，舍掉计置数方式，舍掉计数序列最后几个状数序列最后几个状态，构成九进制计态，构成九进制计数器。数器。10001000QDQCQBQA001000100111011100000000000100010011001101000100010101010110011056（2）利用）利用74161的置数方式（方法一）的

30、置数方式（方法一）利用与非门对第九个利用与非门对第九个输出状态输出状态1000译码，译码，产生置数控制信号产生置数控制信号0并送至并送至LD端，置数的端，置数的输入数据为输入数据为0000。这。这样，在下一个时钟脉样，在下一个时钟脉冲正跳沿到达时，计冲正跳沿到达时，计数器置入数器置入0000状态，状态，舍掉舍掉1001100111111111七个七个状态，使计数器按九状态，使计数器按九进制计数。进制计数。 10001000QDQCQBQA001000100111011100000000000100010011001101000100010101010110011057利用利用74161的置数方式（方法二）的置数方式（方法二）舍掉计数序列最前舍掉计数序列最前几个状态，构成九几个状态，构成九进制计数器。进制计数器。从从1111开始倒数，开始倒数，第第9个状态是个状态是0111。所以利用与非门将所以利用与非门将进位信号进位信号RCO译码，译码，送至送至LD端，置数端，置数输入为输入为0111。01110111QDQCQBQA101010101111111110