第2章微型计算机中的微处理器

1、北京科技大学信息工程学院北京科技大学信息工程学院本章主要的内容是本章主要的内容是8086/8088微处理器的相关知识以及微处理器的相关知识以及8086/8088CPU系统的组织和工作方式系统的组织和工作方式l（1）微处理器的内部结构及各相关组件的基本功能）微处理器的内部结构及各相关组件的基本功能l（2）8086/8088CPU的内部寄存器的构成及应用特点的内部寄存器的构成及应用特点l（3）8086/8088CPU系统中存储器和系统中存储器和I/O接口的组织方式接口的组织方式l（4）8086/8088CPU的外部引脚和应用特征的外部引脚和应用特征l（5）8086/8088CPU的工作模式以及工作

2、时序的工作模式以及工作时序 应重点掌握和理解的知识应重点掌握和理解的知识（1）重点掌握）重点掌握8086/8088CPU的内部结构特征及外部应用特征的内部结构特征及外部应用特征（2）重点掌握内部寄存器的构成及应用特点）重点掌握内部寄存器的构成及应用特点（3）重点掌握）重点掌握8086/8088系统中存储器的组织特点以及物理地系统中存储器的组织特点以及物理地址的计算方法址的计算方法（4）掌握）掌握8086/8088系统中系统中I/O组织特点及端口的编址方式组织特点及端口的编址方式（5）掌握）掌握8086/8088CPU的最大最小两种工作模式的最大最小两种工作模式（6）理解）理解8086/8088

3、CPU工作周期的相关概念以及工作周期的相关概念以及CPU外部操外部操作的典型工作时序作的典型工作时序 8086/8088CPU的编程结构的编程结构 8086/8088的存储器组织的存储器组织 8086/8088的的I/O组织组织 8086/8088CPU的引脚功能和工作方式的引脚功能和工作方式 8086/8088的典型时序分析的典型时序分析 8086/8088CPU的内部结构的内部结构 8086/8088CPU的寄存器结构的寄存器结构8086/8088 CPU的内部结构基本相同的内部结构基本相同均由两个独立的工作部件组成均由两个独立的工作部件组成 一个称为执行部件（一个称为执行部件（EU） 一

4、个称为总线接口部件一个称为总线接口部件 （BIU）8088CPU外部数据外部数据总线为总线为8位、指令位、指令队列为队列为4字节字节寄存器是中央处理器内的组成部份寄存器是中央处理器内的组成部份寄存器是有限存贮容量的高速存寄存器是有限存贮容量的高速存贮部件，它们可用来暂存指令、贮部件，它们可用来暂存指令、数据和地址。数据和地址。指令指令:确定运算与操作确定运算与操作数据数据:运算或读写操作的对象运算或读写操作的对象地址地址:标记和确定内存空间中具体标记和确定内存空间中具体的存储位置的存储位置指令队列的设置使指令的取指令队列的设置使指令的取出与执行并行进行，以提出与执行并行进行，以提高了程序的运行

5、速度高了程序的运行速度 地址加法器的作用是根据地址加法器的作用是根据段寄存器存放的段基地段寄存器存放的段基地址与址与EU送出的送出的16为偏移为偏移地址计算得到地址计算得到20位的实位的实际地址际地址 输出输入控制电路实现总输出输入控制电路实现总线控制，决定读或写、线控制，决定读或写、对内存或对对内存或对I/O接口接口 取指令、指令译码、产生取指令、指令译码、产生并传送操作信号并传送操作信号 算术逻辑单元（运算器）算术逻辑单元（运算器）8个通用寄存器个通用寄存器1个标志寄存器个标志寄存器EU部分控制电路部分控制电路取指令，指令译码取指令，指令译码执行指令，完成运算执行指令，完成运算地址加法器地

6、址加法器6字节指令队列缓冲器字节指令队列缓冲器4个个16位段寄存器位段寄存器16位指令指针寄存器位指令指针寄存器输入输出控制电路输入输出控制电路计算计算20位的存储器地址位的存储器地址完成完成CPU与内存间以及与内存间以及CPU与与I/O接口间的信息传送接口间的信息传送分两种情况分两种情况:l预取指令时：利用预取指令时：利用CPU执行指令而总线空闲，从执行指令而总线空闲，从内存中取出指令放入指令队列内存中取出指令放入指令队列(等待等待CPU取走取走)lEU执行指令时：按执行指令时：按EU的指令，向内存或的指令，向内存或I/O接口接口写运算结果，从内存或写运算结果，从内存或I/O接口取数据接口取

7、数据控制外部总线，保证各种信息的正确传送控制外部总线，保证各种信息的正确传送指令队列缓冲器指令队列缓冲器l8086 的指令队列为的指令队列为6个字节个字节l8088 的指令队列为的指令队列为4个字节个字节指令队列缓冲器的指令存放状态指令队列缓冲器的指令存放状态l顺序指令执行：指令队列存放紧接在执行指令后面的顺序指令执行：指令队列存放紧接在执行指令后面的那一条指令那一条指令l执行转移指令：立即清除指令队列中的内容，从新的执行转移指令：立即清除指令队列中的内容，从新的地址取入指令，并立即送往执行单元，然后再从新单地址取入指令，并立即送往执行单元，然后再从新单元开始重新填满队列元开始重新填满队列实现

8、实现CPU的流水的流水线处理操作线处理操作包括包括14个个16位的寄存器位的寄存器 4个数据寄存器个数据寄存器 2个地址指针寄存器个地址指针寄存器 2个变址寄存器个变址寄存器 4个段寄存器个段寄存器 2个控制寄存器个控制寄存器 含含4个个16位寄存器，也可分别作为位寄存器，也可分别作为2个个8位的字节寄存器位的字节寄存器使用；常用来存放参与运算的操作数或运算结果使用；常用来存放参与运算的操作数或运算结果 Accumulator （）累加寄存器累加寄存器 常用于数据运算或与外设交换数据常用于数据运算或与外设交换数据Base （）基址寄存器基址寄存器 在间接寻址中用于存放内存的基地址在间接寻址中用

9、于存放内存的基地址 Count （） 计数寄存器计数寄存器 在循环、移位等操作中用于计数在循环、移位等操作中用于计数Data （） 数据寄存器数据寄存器 常用于数据的传送或配合常用于数据的传送或配合AX进行双字节运算进行双字节运算 4个个16位段寄存器，用于存放各逻辑段的段基地址；不位段寄存器，用于存放各逻辑段的段基地址；不可互换的使用可互换的使用 CS(Code Segment )：代码段寄存器：代码段寄存器 用于存放当前执行程序所在段的段基地址用于存放当前执行程序所在段的段基地址 DS(Data Segment )：数据段寄存器：数据段寄存器 用于存放当前使用数据所在段的段基地址用于存放当

10、前使用数据所在段的段基地址 ES(Extra Segment )：附加段寄存器：附加段寄存器 用于存放当前附加数据段的段基地址用于存放当前附加数据段的段基地址 SS(Stack Segment )：堆栈段寄存器：堆栈段寄存器 用于存放当前堆栈段的段基地址用于存放当前堆栈段的段基地址常用于存放段内寻址时的偏移地址常用于存放段内寻址时的偏移地址SP：堆栈指针寄存器，：堆栈指针寄存器，存放当前堆栈段中存放当前堆栈段中栈顶的偏移地址栈顶的偏移地址BP：基址指针寄存器，存放位于堆栈中的：基址指针寄存器，存放位于堆栈中的某个存储单元的偏移地址某个存储单元的偏移地址在寻址操作时一般均与在寻址操作时一般均与S

11、S搭配使用搭配使用SI：源变址寄存器：源变址寄存器DI：目标变址寄存器：目标变址寄存器变址寄存器常用于指令的间接寻址或相对寻址；存放变址寄存器常用于指令的间接寻址或相对寻址；存放当前数据段中当前数据段中某一个存储单元的某一个存储单元的偏移地址偏移地址l与与DS配合使用配合使用l用用SI存放源操作数的偏移地址存放源操作数的偏移地址l用用DI存放目标操作数的偏移地址存放目标操作数的偏移地址 IP寄存器寄存器 指令指针寄存器，存放下一次要取指令指针寄存器，存放下一次要取出执行的指令的偏移地址出执行的指令的偏移地址与与CS结合使用构成真正的指令物理地址结合使用构成真正的指令物理地址用户不能直接更新使用

12、，只能由系统自动更新用户不能直接更新使用，只能由系统自动更新FR(FLAGS) 状态标志寄存器状态标志寄存器8086/8088CPU设有一个设有一个16位的状态标志寄存器；使用位的状态标志寄存器；使用其中其中的的9位作为状态标志位和控制标志位位作为状态标志位和控制标志位l6个个状态标志状态标志(也称为条件码也称为条件码)-寄存寄存ALU运算结果的运算结果的状态信息状态信息l 3个个控制标志控制标志-寄存寄存CPU的工作状态信息的工作状态信息溢出标志位溢出标志位OF用于反映有符号数加减用于反映有符号数加减运算所得结果是否溢出。如果运算运算所得结果是否溢出。如果运算结果超过当前运算位数所能表示的结

13、果超过当前运算位数所能表示的范围，则称为溢出，范围，则称为溢出，OF的值被置为的值被置为1，否则，否则，OF的值被清为的值被清为0 方向标志方向标志DF位用来决定在位用来决定在“数据串操数据串操作作”指令执行时的步进方向；指令执行时的步进方向；DF=1表示由高字节向低字节方向进行表示由高字节向低字节方向进行称为递减方式称为递减方式 中断允许标志中断允许标志IF位用来决定位用来决定CPU是否响是否响应应CPU外部的可屏蔽中断发出的中外部的可屏蔽中断发出的中断请求。但不管该标志为何值，断请求。但不管该标志为何值，CPU都必须响应都必须响应CPU外部的不可屏外部的不可屏蔽中断请求，以及蔽中断请求，以

14、及CPU内部产生的内部产生的中断请求；中断请求；IF=1表示开中断表示开中断状态控制标志状态控制标志TF位用来位用来控制控制CPU是正常是正常(TF=0)执行，还是单步执行，还是单步(TF=1)执行执行符号标志符号标志SF用来反映运算用来反映运算结果的符号位，它与运结果的符号位，它与运算结果的最高位相同。算结果的最高位相同。对于有符号数就反映运对于有符号数就反映运算结果的正负号。运算算结果的正负号。运算结果为正数时，结果为正数时，SF的值的值为为0零标志零标志ZF用来反映运算用来反映运算结果是否为结果是否为0。如果运。如果运算结果为算结果为0，则其值为，则其值为1在运算过程中，如果发生低在运算

15、过程中，如果发生低4位向高位向高4位的进位或借位位的进位或借位时，辅助进位标志时，辅助进位标志AF的的值将被置为值将被置为1奇偶标志奇偶标志PF用于标志运算用于标志运算结果的低结果的低8位中位中“1”的个的个数的奇偶性。如果数的奇偶性。如果“1”的个数为偶数，则的个数为偶数，则PF的的值为值为1进位标志进位标志CF主要用来反映运主要用来反映运算是否产生进位或借位。算是否产生进位或借位。如果运算结果的最高位产如果运算结果的最高位产生了一个进位或借位，此生了一个进位或借位，此时其值为时其值为1 状态标志位由状态标志位由ALU运算的结果置位运算的结果置位控制标志位需要在程序中用专门的指令置位控制标志

16、位需要在程序中用专门的指令置位在存储器中，以字节为单位存取数据在存储器中，以字节为单位存取数据存储地址即为存储单元编号，称为地址存储地址即为存储单元编号，称为地址8086/8088提供提供20条地址总线，可寻址的存储空间为条地址总线，可寻址的存储空间为220=1MB每个存储单元的地址均为每个存储单元的地址均为20位位(但一般用但一般用5个十六进制个十六进制数书写数书写)地址范围为：地址范围为：00000H-0FFFFFH存储在一个存储单元中的数据称为存储在一个存储单元中的数据称为字节数据字节数据l字节数据的存储：按顺序存放字节数据的存储：按顺序存放l其存储单元的地址，叫做该字节数据的存储地址其

17、存储单元的地址，叫做该字节数据的存储地址需要存储在相邻两个存储单元中的数据称为一个需要存储在相邻两个存储单元中的数据称为一个“字字”，叫做叫做字数据字数据l字数据的存储：低字节存于低地址单元，高字节存于字数据的存储：低字节存于低地址单元，高字节存于高地址单元高地址单元l存放该字数据低字节的存储单元的地址，叫做该字数存放该字数据低字节的存储单元的地址，叫做该字数据的存储地址据的存储地址3CH 0DH3AH 5EH32H存储单元地址存储单元地址存储内容存储内容 存储内容的表示：存储内容的表示： （00A22H）=3CH存储单元地址存储单元地址低字节低字节高字节高字节00A22H00B06H00B0

18、7H03A03H03A04H字数据字数据3A0DH的存的存储地址为：储地址为：00B06H字数据字数据325EH的存的存储地址为：储地址为：03A03H存放一个字数据的低字节地址如果是偶数地址，则存放一个字数据的低字节地址如果是偶数地址，则称为称为“规则字规则字”存放一个字数据的低字节地址如果是奇数地址，则存放一个字数据的低字节地址如果是奇数地址，则称为称为“非规则字非规则字”存取存取“规则字规则字”与与“非规则字非规则字”，其操作过程不同，其操作过程不同(即所使用的总线周期数不同即所使用的总线周期数不同)在在8086系统中，将其可寻址的系统中，将其可寻址的1 MB存储器分为存储器分为两个存储

19、体；即奇地址存储体和偶地址存储体，两个存储体；即奇地址存储体和偶地址存储体，各为各为512 KB奇地址存储体与系统高奇地址存储体与系统高8位数据总线相连，偶地址存储体位数据总线相连，偶地址存储体与系统低与系统低8位数据总线相连位数据总线相连读读/写偶地址体时，数据从低写偶地址体时，数据从低8位数据总线上传送位数据总线上传送读读/写奇地址体时，数据从高写奇地址体时，数据从高8位数据总线上传送位数据总线上传送特别提示：关注特别提示：关注BHE、A0和和SEL信号信号8086CPU是按是按16位结构设计，可以通过两个存储体位结构设计，可以通过两个存储体直接读直接读/写一个字数据；也可以只从一个存储体

20、中读写一个字数据；也可以只从一个存储体中读/写一个写一个8位的字节数据位的字节数据SEL为奇偶地址存储体的为奇偶地址存储体的“片选片选”信号信号奇偶地址存储体的选择由奇偶地址存储体的选择由BHE信号和信号和A0决定决定所以读所以读/写字数据或字节数据就会有几种不同的情况写字数据或字节数据就会有几种不同的情况读读/写一个字节数据：写一个字节数据： 如果如果BHE=1，表示要读，表示要读/写偶地址存储体，发送偶地址；写偶地址存储体，发送偶地址； 此时此时A0=0， DB8 - DB15上的数据将被忽略上的数据将被忽略 如果如果BHE=0，表示要读，表示要读/写奇地址存储体；发送奇地址；写奇地址存储

21、体；发送奇地址； 此时此时A0=1， DB0 - DB7上的数据将被忽略上的数据将被忽略读读/写偶地址字节写偶地址字节 读读/写奇地址字节写奇地址字节 读读/写一个规则字数据：写一个规则字数据： 该字数据的地址是从偶地址开始的；发送该字数据的地该字数据的地址是从偶地址开始的；发送该字数据的地址（一定是偶地址址（一定是偶地址A0=0），同时令信号），同时令信号BHE=0，则只须执，则只须执行一个总线读行一个总线读/写周期，便可一次完成对该字的读写周期，便可一次完成对该字的读/写操作写操作 低位数据线上读写低字节数据低位数据线上读写低字节数据 高位数据线上读写高字节数据高位数据线上读写高字节数据读

22、读/写一个非规则字数据：写一个非规则字数据： 该字数据的地址从奇地址开始，低字节数据放在奇地址该字数据的地址从奇地址开始，低字节数据放在奇地址存储体中，而到字节数据存放在偶地址存储体中存储体中，而到字节数据存放在偶地址存储体中 CPU需要发送两个地址，并连续地执行二个总线读需要发送两个地址，并连续地执行二个总线读/写周写周期，才能分两次完成对该字的读期，才能分两次完成对该字的读/写写 第一次读写奇地址体上数据，发送该字数据的地址第一次读写奇地址体上数据，发送该字数据的地址(A0一定为一定为1)，并令信号，并令信号BHE=0，通过高位数据线读写低字，通过高位数据线读写低字节数据；偶地址体上的节数

23、据；偶地址体上的8位数据被忽略位数据被忽略 第二次读写偶地址体上数据，再发送一个偶地址第二次读写偶地址体上数据，再发送一个偶地址(A0=0)，并令信号，并令信号BHE=1，通过低位数据线读写高字节数据，通过低位数据线读写高字节数据BHEA0操作操作所用的数据所用的数据总线总线00存取规则字（从偶地址开始读存取规则字（从偶地址开始读/写一个字）写一个字）AD15AD010从偶地址内存单元或从偶地址内存单元或I/O端口读端口读/写一个字节数据写一个字节数据AD7AD001从奇地址内存单元或从奇地址内存单元或I/O端口读端口读/写一个字节数据写一个字节数据AD15AD80110从奇地址开始读从奇地址

24、开始读/写写一个一个(非规则非规则)字数据字数据第一总线周期高第一总线周期高8位数据位数据有效有效AD15AD8AD7AD0第二总线周期低第二总线周期低8位数据位数据有效有效8086/ 8088 的地址总线（的地址总线（AB）为）为20位位 直接寻址范围是直接寻址范围是 220 = 1 MB个存储单元个存储单元 但是但是: 8086/ 8088 的寄存器、的寄存器、ALU都是都是16位，送出的也只位，送出的也只能是能是16位的地址数据位的地址数据 最多表示最多表示 216 = 64 KB 个地址编号个地址编号就是说就是说：16位的寄存器和位的寄存器和ALU不能直接存放和处理不能直接存放和处理2

25、0位位的地址数据的地址数据CPU对存储器实行对存储器实行“分段分段”管理管理即将存储空间分为若干逻辑段，每个逻辑段长度即将存储空间分为若干逻辑段，每个逻辑段长度64 KB；16位的总线足可以管理和标记它位的总线足可以管理和标记它某存储单元的实际地址用段的基本地址（某存储单元的实际地址用段的基本地址（段基址段基址）加该存储）加该存储单元在该段中的相对位置（单元在该段中的相对位置（偏移地址偏移地址）共同表示）共同表示假设假设l教室内有教室内有200个座位，都编有个座位，都编有3位数的号码位数的号码l必须按号入座必须按号入座l但，入场卷上的编号只能是两位数但，入场卷上的编号只能是两位数解决的办法解决

26、的办法l将全部座位先分为两个区域；各区域的编号用两将全部座位先分为两个区域；各区域的编号用两位数编制（如位数编制（如10、20）l各区域可容纳各区域可容纳100人，编号为人，编号为00-99l你的实际座位号应为：你的实际座位号应为：区域号区域号*10+座位号座位号逻辑段的划分原则上不受限制逻辑段的划分原则上不受限制各段之间可连续、可分开、可部分重叠、还可完全各段之间可连续、可分开、可部分重叠、还可完全重叠重叠但要求：但要求：最大最大64KB，最小，最小16B60002H12H60000H0 0 0 0段基地址（段基地址（16位）位）段首地址段首地址(20位位) 偏移地址偏移地址=0002H每个

27、段都从每个段都从低低4位为位为0的存储单元开始的存储单元开始段首地址的高段首地址的高16位称为位称为段基地址段基地址偏移地址偏移地址为相对于段首地址的偏移量为相对于段首地址的偏移量00H一定为一定为0BX基址寄存器基址寄存器BP基址指针寄存器基址指针寄存器SP堆栈指针寄存器堆栈指针寄存器IP指令指针寄存器指令指针寄存器DI目的变址寄存器目的变址寄存器SI源变址寄存器源变址寄存器CS代码段段基址寄存器代码段段基址寄存器DS数据段段基址寄存器数据段段基址寄存器ES附加段段基址寄存器附加段段基址寄存器SS堆栈段段基址寄存器堆栈段段基址寄存器基址或变址寄存器，基址或变址寄存器，存储相应的偏移地址存储相

28、应的偏移地址段寄存器，存储各段寄存器，存储各段的段基本地址段的段基本地址物理地址物理地址和和逻辑地址逻辑地址是两种存储单元地址的表示和标是两种存储单元地址的表示和标记方法记方法物理地址：存储单元所具有的实际地址物理地址：存储单元所具有的实际地址l由由20位二进制代码构成位二进制代码构成逻辑地址：在程序中（指令中）书写和使用的地址逻辑地址：在程序中（指令中）书写和使用的地址l由两部分构成由两部分构成l段基地址段基地址 ：偏移地址偏移地址物理地址物理地址=段基地址段基地址10H+偏移地址偏移地址存储单元实际地址存储单元实际地址CS, DS, SS, ES 之一之一由基变地址或指针由基变地址或指针寄

29、存器以及其他的寄存器以及其他的指令寻址方式得到指令寻址方式得到（20位）位） （16位）位） （16位）位）由逻辑地址由逻辑地址(即段基地址和偏移地址即段基地址和偏移地址)通过计算通过计算,转换得到转换得到例：例：假设假设 （ DS）=3200H若指令中给出的偏移地址：若指令中给出的偏移地址： 1050H物理地址物理地址 = 3200H10H +1050H= 33050HBIU中的中的地址加法器地址加法器，实现逻辑地址到物理地址的变换，实现逻辑地址到物理地址的变换在内存中某数据区内，连续存放在内存中某数据区内，连续存放27个个字数据字数据。首字的存。首字的存储地址为储地址为 BA00H：1BA

30、0H。计算该数据区的首末存储单。计算该数据区的首末存储单元的物理地址元的物理地址l首地址为：首地址为：BA00H*10H+1BA0H=BBBA0Hl末地址为：末地址为：BBBA0H+35H(27*2-1)=BBBD5Hl最后一个字数据的存储地址最后一个字数据的存储地址=BBBD5H-1H=BBBD4H CPU与外部设备通过与外部设备通过I/O接口芯片连接接口芯片连接 每个每个I/O接口芯片上都有若干个寄存器；通过寄存器与接口芯片上都有若干个寄存器；通过寄存器与外设交换数据信息外设交换数据信息寄存器可以是寄存器可以是8位的，交换字节数据位的，交换字节数据也可以两个相邻也可以两个相邻8位寄存器合并

31、为一个位寄存器合并为一个16位使用，交位使用，交换字数据换字数据 称接口中的寄存器为称接口中的寄存器为“端口端口”；相应的就有；相应的就有8位端口和位端口和16位端口位端口每一个每一个8位的端口都具有一个编号，端口编号具有唯一位的端口都具有一个编号，端口编号具有唯一性；也称为性；也称为端口地址端口地址外部设备与接口相连接，并通过具体的端口地址和总线外部设备与接口相连接，并通过具体的端口地址和总线与与CPU最终实现数据和控制信号的传送最终实现数据和控制信号的传送端口地址有两种编址方式端口地址有两种编址方式l与存储器与存储器统一编址统一编址融为一体、使用相同的操作指令融为一体、使用相同的操作指令l

32、独立编址独立编址-自成体系、使用单独的操作指令自成体系、使用单独的操作指令接口是一种数据设备和另一个数据设备连接的设备，接口是一种数据设备和另一个数据设备连接的设备，是一个电路结构的芯片，表达一个是一个电路结构的芯片，表达一个CPU与外设的连接与外设的连接的笼统的硬件概念的笼统的硬件概念端口是端口是CPU对接口的管理上的概念；端口是接口里的对接口的管理上的概念；端口是接口里的一个寄存器，一个接口可以有多个端口；端口表现为一个寄存器，一个接口可以有多个端口；端口表现为接口技术中面向编程的具体的逻辑概念接口技术中面向编程的具体的逻辑概念 ；数据的传送；数据的传送和交换通过端口实现和交换通过端口实现

33、v 接入的外部设备，通过接入端口地址区分接入的外部设备，通过接入端口地址区分v 8086/8088 采用独立编址方式访问采用独立编址方式访问I/O端口端口v 8086/8088 CPU使用使用(低低)16位地址线寻址位地址线寻址I/O端口端口v最多可达最多可达64K个端口地址个端口地址v可访问可访问64K个个8位位(字节数据字节数据)的端口的端口v若访问若访问16位位(字数据字数据)的端口时，最多可达的端口时，最多可达32K个个 8086/8088的引脚和功能的引脚和功能 8086/8088的两种工作模式的两种工作模式(组态组态)40引脚引脚双排双排直插式直插式引脚完成引脚完成CPU与外部硬件

34、组件数据及信号的传送与交换与外部硬件组件数据及信号的传送与交换l与地址总线连接与地址总线连接,传送地址信息传送地址信息l与数据总线连接与数据总线连接,传送数据信息传送数据信息l与控制总线连接与控制总线连接,传送控制和状态信号传送控制和状态信号l其他信号其他信号:电源、接地、时钟等电源、接地、时钟等外部数据总线宽度的不同外部数据总线宽度的不同有有3处不同处不同将以将以8086为主做介绍为主做介绍BHE为奇偶地址存为奇偶地址存储体储体“片选片选”信信号号CPU有两种工作模式有两种工作模式部分引脚的功能以及传送的控制信号不同部分引脚的功能以及传送的控制信号不同关注关注24号到号到31号引脚的信号不同

35、号引脚的信号不同由由33号引脚的信号状态决定号引脚的信号状态决定通过引脚，通过引脚，CPU与外界进行信息交流与外界进行信息交流l双向传送与单向传送双向传送与单向传送(如如地址信号是单向的地址信号是单向的)l双态信号传送与三态信号传送双态信号传送与三态信号传送(数据引脚是三态的数据引脚是三态的)l一应一答信号一应一答信号(中断请求与中断响应两个引脚中断请求与中断响应两个引脚)引脚采用分时复用技术，一条引脚在不同时间传送不引脚采用分时复用技术，一条引脚在不同时间传送不同信号，解决引脚不够的问题同信号，解决引脚不够的问题l复用传送与单一传送复用传送与单一传送(低低16位的地址引脚与位的地址引脚与16

36、位数据位数据引脚为复用引脚为复用)CPU及其他组件之间传送着大量的控制和状态信号及其他组件之间传送着大量的控制和状态信号,他们决定着将要进行的操作的不同和类型他们决定着将要进行的操作的不同和类型单一引脚表示一个独立的控制和状态信号单一引脚表示一个独立的控制和状态信号若干个引脚以若干个引脚以“真值表真值表”方式，表示若干个控制和方式，表示若干个控制和状态信号状态信号32引脚引脚 RDCPU读操作选读操作选通信号，低电通信号，低电平有效平有效CPU的写操作选通的写操作选通信号？信号？与工作模式有关与工作模式有关17引脚引脚非屏蔽中断请非屏蔽中断请求线，上升沿求线，上升沿触发。触发。CPU收收到到N

37、MI后，在后，在完成当前指令完成当前指令后，立即进入后，立即进入中断处理程序，中断处理程序，响应中断响应中断18引脚引脚可屏蔽中断请求线，可屏蔽中断请求线，高电平或上升沿触高电平或上升沿触发。发。CPU在每条指在每条指令结束前的最后一令结束前的最后一个时钟周期检查该个时钟周期检查该信号；信号；若有效且若有效且IF1，本次指令结束，本次指令结束后转入中断处理程后转入中断处理程序，响应中断序，响应中断RESET：复位信号复位信号,当其有效时当其有效时 CPU结束当前操作结束当前操作 全部引脚信号无效或浮空全部引脚信号无效或浮空对对DS,SS,ES及及标志寄存器清零标志寄存器清零指令队列清空指令队列

38、清空将将CS置为置为FFFFH，IP置为置为0000HCPU将从内存地址为将从内存地址为FFFF0H处开始处开始执行指令执行指令一般情况下，在一般情况下，在FFFF0H处放有一条处放有一条JMP指令，将跳转到操作系统的引导指令，将跳转到操作系统的引导程序入口处，系统将被自动引导启动程序入口处，系统将被自动引导启动READY：准备就绪信号准备就绪信号,一般由存一般由存储器或储器或I/O端口送来端口送来,当其有效当其有效,表表示数据已经准备好，可进行数据示数据已经准备好，可进行数据传送；若为低传送；若为低,表示未准备好，需表示未准备好，需插入等待状态插入等待状态Tw，CPU将继续等将继续等待待TE

39、ST：测试信号测试信号(输入输入)，低电平有效；，低电平有效；本信号与本信号与WAIT指指令结合起耒使用令结合起耒使用；执行执行WAIT指令时指令时，CPU将将等待等待，并直，并直到到TEST有效有效，CPU结束等待结束等待,执执行行下面指令下面指令BHE/S7： 对于对于8086系统，系统，BHE是奇地址存储体的选通信号，低电是奇地址存储体的选通信号，低电平有效。平有效。S7用于指示状态，目前还没有定义用于指示状态，目前还没有定义 对于对于8088系统，系统，SSO为系统状态信号，低电平有效。它为系统状态信号，低电平有效。它与与DT/R、IO/M组合使用，决定当前总线的操作类型组合使用，决定

40、当前总线的操作类型系统中系统中只有一个微处理器只有一个微处理器8086/8088所有总线的控制信号都由所有总线的控制信号都由8086/8088产生产生总线控制逻辑电路被减到最小总线控制逻辑电路被减到最小该模式适用于较小规模的系统应用该模式适用于较小规模的系统应用MN/MX引脚接到引脚接到 +5V 时，设置为最小模式时，设置为最小模式IO/M ：存储器与存储器与IO控制信号，高电平时控制信号，高电平时表示表示CPU与存储器与存储器进行数据交换进行数据交换；低电平时；低电平时表示表示CPU与与I/O进行数据交换进行数据交换； (与与8088相反相反)WR：写操作选通信号，低写操作选通信号，低有效，

41、表示有效，表示CPU正进行正进行存储器写存储器写或或I/O写写INTA： 中断响应信号，低电平有效中断响应信号，低电平有效，表示，表示CPU将响应将响应ALE： 地址锁存允许信号，高电平有效地址锁存允许信号，高电平有效,有效时将地址信号有效时将地址信号锁存到地址锁存器中锁存到地址锁存器中 ，实现，实现“地址地址/数据数据”的复用的复用 HOLD：为总线保持请求信号，表示系统中其他总线控制为总线保持请求信号，表示系统中其他总线控制部件（如部件（如DMA）向）向CPU发出的请求占用总线的申请信号发出的请求占用总线的申请信号 HLDA：为总线保持响应信号，表示对总线使用权的响应为总线保持响应信号，表

42、示对总线使用权的响应信号信号 DT/R：为数据发送为数据发送/接收信号接收信号,控制数据的传送方向；高电控制数据的传送方向；高电平为数据发送方向传送；低电平为数据接收方向传送平为数据发送方向传送；低电平为数据接收方向传送 DEN：为数据传送允许信号，表示为数据传送允许信号，表示CPU已经准备好接收或已经准备好接收或发送数据发送数据 系统中一般包括多个微处理器；其中系统中一般包括多个微处理器；其中8086/8088为主处为主处理器，其他的为后援处理器理器，其他的为后援处理器(协处理器协处理器)MN/MX引脚接地，引脚接地，CPU即被设置为最大模式即被设置为最大模式最大模式下总带有一个最大模式下总

43、带有一个总线控制器总线控制器8288；总线的控制；总线的控制信号由信号由CPU和和8288共同产生共同产生8288的基本作用是替代的基本作用是替代CPU的总线控制功能；使总线的总线控制功能；使总线控制的能力更强大；输入的是控制的能力更强大；输入的是CPU送出的送出的“状态信状态信号号”；而输出的是；而输出的是“控制信号控制信号”S2 S1 S0总线周期状态信号；总线周期状态信号；8288将根据他们的将根据他们的状态信息，发出对存储器和状态信息，发出对存储器和I/O的控制操作命令的控制操作命令S2 S1 S0 性能性能000 发出中断响应发出中断响应001 读读I/O端口端口010 写写I/O端

44、口端口011 暂停暂停100 取指令取指令101 读内存读内存110 写内存写内存 1 11 无源状态无源状态该部分总线控制命令将该部分总线控制命令将来均由来均由8288产生产生 RQ/GT0：总线请求总线请求/总线请求允许总线请求允许 RQ/GT1：总线请求总线请求/总线请求允许总线请求允许供供CPU以外的两个协处理器用来发出使用以外的两个协处理器用来发出使用总线的请求以及接收总线的请求以及接收CPU对请求的回答；对请求的回答；其中其中RQ/GT0的优先权高于的优先权高于RQ/GT1双向传递信号，输入是请求；输出是响应；双向传递信号，输入是请求；输出是响应；均低电平有效均低电平有效lLOCK

45、：总线封锁信号总线封锁信号,当其有效时当其有效时,别的总线主别的总线主设备不能占用总线；为设备不能占用总线；为CPU独占独占lQS1,QS0：指令队列状态信号指令队列状态信号,意义如下意义如下:l QS1 QS0l 0 0 无操作无操作l 0 1 从指令队列中第一字节中取走代码从指令队列中第一字节中取走代码l 1 0 队列空队列空l 1 1 除取走第一字节外除取走第一字节外,还取走还取走 了后续字节中的代码了后续字节中的代码l复用传送与单一传送复用传送与单一传送l双向传送与单向传送双向传送与单向传送l双态信号传送与三态信号传送双态信号传送与三态信号传送l传送地址信号传送地址信号l传送数据信号传

46、送数据信号l传送控制操作信号传送控制操作信号l传送电源与时钟信号传送电源与时钟信号控制数据传送控制数据传送控制中断的请求与响应控制中断的请求与响应系统的工作状态信号系统的工作状态信号部分信号与工作模式有关部分信号与工作模式有关CPU只是单一的处理器芯片；需要配置不要的只是单一的处理器芯片；需要配置不要的支持芯片，才能构成一台计算机系统支持芯片，才能构成一台计算机系统不同功能模式下，配置的硬件组件不同不同功能模式下，配置的硬件组件不同l存储器及存储器及I/O接口接口l协处理器协处理器(专门处理器专门处理器)l总线控制器总线控制器l总线仲裁器总线仲裁器l数据收发器数据收发器l信号锁存器信号锁存器l

47、时钟信号发生器时钟信号发生器8087数据协处理器数据协处理器协助主协助主CPU专司数据处理专司数据处理8089I/O协处理器协处理器协助主协助主CPU专司专司I/O处理处理8288总线控制器总线控制器产生部分控制信号产生部分控制信号8289总线仲裁器总线仲裁器多处理器共享总线进行控制多处理器共享总线进行控制8286/8287数据收发器数据收发器双向收发数据双向收发数据,信号驱动放大信号驱动放大8384A时钟发生器时钟发生器产生恒定的单向脉冲信号产生恒定的单向脉冲信号8282/8283地址锁存器地址锁存器将地址锁存将地址锁存,实现引脚复用实现引脚复用今后还将涉及更多的芯片今后还将涉及更多的芯片状

48、态信号输入状态信号输入:状态输入信号状态输入信号S2、S1、S0 由由8088送来送来总线控制器总线控制器8288接收接收8088发出的发出的S2、S1、S0 后，发后，发出相应的总线命令信号出相应的总线命令信号 控制信号输入控制信号输入(来自其他芯片来自其他芯片)lCLK时钟信号；与时钟信号；与CPU使用相同时钟，同步使用相同时钟，同步lCEN命令允许信号；低电平时，所有由命令允许信号；低电平时，所有由8288发出的发出的命令信号及部分控制信号均命令信号及部分控制信号均“无效无效”lAEN地址允许信号；用于多总线结构，控制多总线地址允许信号；用于多总线结构，控制多总线的同步的同步lIOB总线

49、方式控制信号；低电平时总线方式控制信号；低电平时8288工作于系统工作于系统总线方式；高电平时为总线方式；高电平时为I/O总线方式总线方式命令信号输出命令信号输出:总线控制器总线控制器8288接收接收CUP送来的状态信送来的状态信号号 S2、 S1 、S0 后，发出相应的命令信号，以后，发出相应的命令信号，以实现对存储器和实现对存储器和I/O接口的读接口的读/写操作写操作命令信号都是低电平有效命令信号都是低电平有效 S2S1S0CPU操作操作8288S2S1S0CPU操作操作8288000中断响应中断响应INTA100取指令取指令无无001读读I/OIORC101读内存读内存MRDC010写写

50、I/OIOWC110写内存写内存MWTC011暂停暂停无此信号无此信号111无源无源无此信号无此信号AIOWC 和和AMWC分别为超前写分别为超前写I/O或写内存命令或写内存命令分别提前一个周期进行写操作，以匹配速度分别提前一个周期进行写操作，以匹配速度控制信号输出控制信号输出: 总线控制器总线控制器8288的输出控制信号包括：的输出控制信号包括： ALE 为地址锁存允许信号为地址锁存允许信号 DEN 为数据总线允许信号为数据总线允许信号 DT/R 为数据发送为数据发送/接收信号接收信号 MCE/PDEN 具有两种功能：当具有两种功能：当8288为系统总为系统总线方式，用线方式，用MCE作为级

51、联允许信号；当作为级联允许信号；当8288为为I/O总线方式，用总线方式，用PDEN 作为外设数据传送允许信号作为外设数据传送允许信号 总线周期的概念总线周期的概念 典型时序分析典型时序分析8284A脉冲发生器提供一个频率固定的时钟信号脉冲发生器提供一个频率固定的时钟信号CPU将在其控制下，有节拍的工作，一步一步地完成各将在其控制下，有节拍的工作，一步一步地完成各种操作种操作时钟周期时钟周期T：两个时钟脉冲信号上升沿（或下降沿）之：两个时钟脉冲信号上升沿（或下降沿）之间的时间间隔间的时间间隔l它是频率的倒数：它是频率的倒数：T=1/Fl一个时钟周期又称为一个一个时钟周期又称为一个 T 状态状态时钟频率时钟频率(Hz) 一个一个T状态时间状态时间 5M 200ns 50M 20ns 100M 10ns200M 5ns典型数据：典型数据：8284A的频率为的频率为5MHz，时钟周期为，时钟周期为 200ns指令周期：指令周期：CPU执行一条指令所需的时间执行一条指令所需的时间不同指令的指令周期是不同的不同指令的指令周期是不同的最短指令最短指令: 寄寄寄寄, 只需要只需要2个时钟周期个时钟周期最长指令最长指令: 16位乘、除，约需位乘、除，约需200个时钟周期个时钟周期 总线周期总线周期CPU完成一次访问内存完成一次访问内存(读内存或写内存读内存或写内存)或或I/O端口操作所