计算机组成原理 (4)

1、1第第4章章 存储器系统存储器系统4.1 存储器的概述存储器的概述4.1.1 存储器分类存储器分类 按功能分按功能分 MM(Main Memory) AM (Asisst Memory) Cache 按存取方式分按存取方式分 RAM(Random Access Memory) ROM(Read Only Memory) SAM(Sequential Access Memory) DAM (Direct Access Memory) 按存储介质分按存储介质分 磁芯磁芯 半导体存储器半导体存储器 磁表面存储器磁表面存储器 光存储器光存储器2 按信息的可保存性分类按信息的可保存性分类 易失性存储器易

2、失性存储器(RAM)； 破坏性读出破坏性读出。读操作之后，必须紧接一个重写操作。读操作之后，必须紧接一个重写操作。 非破坏性读出非破坏性读出。例磁表面存储器、。例磁表面存储器、SRAM。 非易失性存储器非易失性存储器(ROM、磁芯、磁表面存储器和光存储器、磁芯、磁表面存储器和光存储器)。 4.1.2主存储器的组成和基本操作主存储器的组成和基本操作 图图4- -l所示为主存储器的基本组成框图。所示为主存储器的基本组成框图。 其中存储阵列是存储器的核心部分，它是存储二进制信息的主体，其中存储阵列是存储器的核心部分，它是存储二进制信息的主体，也称为也称为存储体是由大量存储单元构成的，为了区分各个存储

3、单元，把它存储体是由大量存储单元构成的，为了区分各个存储单元，把它们进行统一编号，们进行统一编号，因为是用二进制进行编码的，因为是用二进制进行编码的，所以又称所以又称。 地址码与存储单元是一一对应的，地址码与存储单元是一一对应的，因此要对某一存储单元进行存取操作，必须首先给出被访问因此要对某一存储单元进行存取操作，必须首先给出被访问的存储单元的地址。的存储单元的地址。 3 主存中可寻址的最小单位称为主存中可寻址的最小单位称为。 某些计算机是按字进行编址的，最小的可寻址信息单元是一个机某些计算机是按字进行编址的，最小的可寻址信息单元是一个机器字，连续的存储器地址对应于连续的机器字。器字，连续的存

4、储器地址对应于连续的机器字。 目前多数计算机是按字节编址的，最小可寻址单位是一个字节。目前多数计算机是按字节编址的，最小可寻址单位是一个字节。 一个一个32位字长的按字节寻址位字长的按字节寻址的计算机，一个存储器字包含四个可的计算机，一个存储器字包含四个可单独寻址的字节单元，单独寻址的字节单元，由地址的低两位来区分由地址的低两位来区分。 地址寄存器地址寄存器图图4-1 主存储器的基本组成主存储器的基本组成4图图4- -2 主存与主存与CPU间的连接间的连接 目前多数计算机采用同步方式，数据传送在固定的时间间隔内完目前多数计算机采用同步方式，数据传送在固定的时间间隔内完成，此时间间隔构成了存储器

5、成，此时间间隔构成了存储器的一个的一个存储周期。存储周期。 地址译码与驱动电路的作用地址译码与驱动电路的作用 读写电路与数据寄存器的作用读写电路与数据寄存器的作用 时序控制电路时序控制电路 主存储器用于存放主存储器用于存放CPU正在运行的程序和数据，它和正在运行的程序和数据，它和CPU的关系的关系最为密切。主存与最为密切。主存与CPU间的连接是由总线支持的，连接形式如图间的连接是由总线支持的，连接形式如图4-2所示。所示。 存储器基本操作是读存储器基本操作是读(取取)和写和写(存存)。54.1.3 存储器的主要性能指标存储器的主要性能指标 存储容量存储容量S 存储容量存储容量：主存所能容纳的二

6、进制信息总量。：主存所能容纳的二进制信息总量。 对于字编址的计算机以对于字编址的计算机以字数与字长的乘积字数与字长的乘积来表示容量。来表示容量。 例：某计算机的容量为例：某计算机的容量为64K 16，表示它有，表示它有64K个字，字长为个字，字长为16位。位。若用字节表示，则可记为若用字节表示，则可记为128KB。 1K=210=1024 1M=210K=220=1 048 576 1G= 210M=220K=230=1 073 741 824 1T=210G= 220M=230K=240=1 099 511 627 776 存取速度存取速度( s，ms) 访问时间访问时间TA(memory

7、access time) 访问时间访问时间TA 又称读写时间或取数时间又称读写时间或取数时间(本书为本书为TAA) ：指从启动一指从启动一次存储器操作到完成该操作所经历的时间次存储器操作到完成该操作所经历的时间。 读出时间读出时间：从：从CPU向存储器发出有效地址和读命令开始，直到将向存储器发出有效地址和读命令开始，直到将被选中单元的内容读出为止所用的时间。被选中单元的内容读出为止所用的时间。6 写入时间写入时间：从：从CPU向存储器发出有效地址和写命令开始，直到信向存储器发出有效地址和写命令开始，直到信息写入所选中的单元为止所用的时间。息写入所选中的单元为止所用的时间。 存取周期存取周期TM

8、 (memory cycle time) 存取周期存取周期TM称读写周期或读写周期，称读写周期或读写周期，指存储器一次进行完整的读指存储器一次进行完整的读/写操作所需的全部时间，即连续两次访问存储器操作之间所需的最写操作所需的全部时间，即连续两次访问存储器操作之间所需的最短时间短时间。一般情况下。一般情况下 TAn。页的大。页的大小都取小都取2的整数次幂。的整数次幂。94页的起点都落在低位字段最末位为页的起点都落在低位字段最末位为0的地址上。的地址上。VM地址分为两字地址分为两字段段： 高字段为逻辑页号，低位字段为页内地址。高字段为逻辑页号，低位字段为页内地址。实地址分为两字段实地址分为两字段

9、： 高字段为物理页号，低位字段为页内地址。由于两者的页的大小是高字段为物理页号，低位字段为页内地址。由于两者的页的大小是一样的，所以页内地址是相等的。页式管理的地址变换见图一样的，所以页内地址是相等的。页式管理的地址变换见图4.37。95 一种经快表与慢表实现地址变换的方式如图一种经快表与慢表实现地址变换的方式如图4.38所示。所示。 快表（快表（TLB）由硬件组成）由硬件组成，它比页表小得多，只有，它比页表小得多，只有816行。查表行。查表时，时，根据根据逻辑页号逻辑页号同时同时查查快表快表和和慢表慢表(放在放在MM中中)。 当在快表中查到此逻辑页号时，就能很快地找到对应的物理页号当在快表中

10、查到此逻辑页号时，就能很快地找到对应的物理页号填入实地址寄存器，并使慢表查找工作作废，从而能做到虽然采用填入实地址寄存器，并使慢表查找工作作废，从而能做到虽然采用VM ，但访问，但访问MM速度几乎没有下降。速度几乎没有下降。 96 当在快表中没有查到此逻辑页号时，当在快表中没有查到此逻辑页号时， 就需要花费一个访问就需要花费一个访问MM时间查慢表，从中查到物理页号填入实地址寄时间查慢表，从中查到物理页号填入实地址寄存器，并将此逻辑页号和对应物理页号送入快表，替换快表中应替存器，并将此逻辑页号和对应物理页号送入快表，替换快表中应替换的内容。换的内容。 优点优点：页式管理系统基本信息传送单位是定长

11、的页，页面的起点：页式管理系统基本信息传送单位是定长的页，页面的起点和终点是固定的。新页调入和终点是固定的。新页调入MM 也容易掌握，只要有空白页面就也容易掌握，只要有空白页面就可容纳。唯一浪费的是程序最后一页的零头。比段式管理系统中的可容纳。唯一浪费的是程序最后一页的零头。比段式管理系统中的段外空间浪费要小得多。段外空间浪费要小得多。 缺点缺点：页不是逻辑上独立的实体，所以处理、保护和共享不及段：页不是逻辑上独立的实体，所以处理、保护和共享不及段式来得方便。式来得方便。 段式段式VM 段表格式如图段表格式如图4.39。变换过程见图。变换过程见图4.40。 9798 优点优点：段的分界与程序模

12、块的自然分界相对应；段的逻：段的分界与程序模块的自然分界相对应；段的逻辑独立性使它易于编译、管理、修改和保护，也便于多道辑独立性使它易于编译、管理、修改和保护，也便于多道程序共享；某些类型的段程序共享；某些类型的段(堆栈、队列堆栈、队列)具有动态可变长度，具有动态可变长度，允许自由调度以便有效利用允许自由调度以便有效利用MM空间。空间。 缺点缺点：段的长度不定，其起点和终点也不定，给：段的长度不定，其起点和终点也不定，给MM空间的分配带来麻烦，而且容易在实存中留下许多零碎的空间的分配带来麻烦，而且容易在实存中留下许多零碎的存储空间不好利用，造成浪费。存储空间不好利用，造成浪费。 段页段页VM

13、程序按逻辑单位分段，而段分成大小固定的页。程序按逻辑单位分段，而段分成大小固定的页。程序对程序对MM的调进调出按页面进行，但又可按段共享和保护的调进调出按页面进行，但又可按段共享和保护。每道程序是通过一个段表和一组页表进行定位的每道程序是通过一个段表和一组页表进行定位的 。 在在MM 中为每一个程序设一个段表，段表中的每个表项对中为每一个程序设一个段表，段表中的每个表项对应一个段，应一个段，每个表项有一个指向该段的页表起始地址的指每个表项有一个指向该段的页表起始地址的指针和该针和该 段的控制保护信息段的控制保护信息。由页表指明该。由页表指明该 段各页在段各页在MM中的位置、是否装入、修改等信息

14、。虚地址格式如下：中的位置、是否装入、修改等信息。虚地址格式如下：99因此因此它兼有页式和段式的优点它兼有页式和段式的优点。其。其缺点缺点是在地址映象过程是在地址映象过程中需要多次查表。中需要多次查表。 例例：有三道：有三道程序程序P1，P2和和P3，其基址寄，其基址寄存器内容分别存器内容分别为为B1、B2和和B3。逻辑地址。逻辑地址到物理地址的到物理地址的变换见图变换见图4.41。P3段表的基址P3第1段的页表基址P3第1段的第2页的实页号100 地址转换过程如下地址转换过程如下： 根据基号根据基号(P3)，将基址寄存器内容，将基址寄存器内容(B3)加加1(段号段号)，得程序，得程序P3的的段表相应行的地址，其内容指出该段页表的起始地址段表相应行的地址，其内容指出该段页表的起始地址m。 计算计算m+2