组合逻辑电路集成器件学习教案

1、会计学1组合逻辑电路集成组合逻辑电路集成(j chn)器件器件第一页，共70页。编码器的基本概念及工作编码器的基本概念及工作(gngzu)原理原理编码编码将特定含义的输入信号（文字、数将特定含义的输入信号（文字、数字、符号）转换成二进制代码的过程字、符号）转换成二进制代码的过程. 能够能够实现编码功能的数字电路称为编码器。实现编码功能的数字电路称为编码器。一般而言，一般而言，N个不同的信号，至少需要个不同的信号，至少需要n位位二进制数编码。二进制数编码。N和和n之间满足下列关系之间满足下列关系: 2nN 第1页/共70页第二页，共70页。常见(chn jin)的编码器有8线-3线（有8个输入端

2、，3个输出端），16线4线（16个输入端，4个输出端）等等。例1：设计一个8线-3线的编码器解：（1）确定输入输出变量个数:由题意知输入为I0I78个，输出为A1、A2 、A3。（2）编码表见下表：（输入为高电平有效）第2页/共70页第三页，共70页。第3页/共70页第四页，共70页。(3)由真值表写出各输出由真值表写出各输出(shch)的逻辑表达式为：的逻辑表达式为：用门电路实现(shxin)逻辑电路：第4页/共70页第五页，共70页。第5页/共70页第六页，共70页。二二-十进制编码十进制编码(bin m)器是指用四位二进制代码表示一位器是指用四位二进制代码表示一位十进制数的编码十进制数的

3、编码(bin m)电路（输入电路（输入10个互斥的数码，输个互斥的数码，输出出4位二进制代码）位二进制代码）1、BCD码：常用码：常用(chn yn)的几种的几种BCD码码8421码、码、5421码、码、2421码、余三码码、余三码.2、10线线4线编码器线编码器第6页/共70页第七页，共70页。例例2：设计一个：设计一个8421 BCD码编码器码编码器解：解：输入信号输入信号I0I9代表代表09共共10个十进制信号，输出信个十进制信号，输出信号为号为Y0Y3相应二进制代码相应二进制代码(di m).列编码表列编码表第7页/共70页第八页，共70页。该编码器为该编码器为8421BCD码的编码器

4、，当码的编码器，当I8和和I9为为1时，时，Y3为为1，前页所示真值表并非完全的真值表。，前页所示真值表并非完全的真值表。如果要化简，可以如果要化简，可以(ky)列出所有最小项的值，后面的列出所有最小项的值，后面的全全为无关项。为无关项。第8页/共70页第九页，共70页。第9页/共70页第十页，共70页。第10页/共70页第十一页，共70页。三、优先编码器：是指当多个输入同时有信号时，电路三、优先编码器：是指当多个输入同时有信号时，电路只对其中优先级别只对其中优先级别(jbi)最高的信号进行编码。最高的信号进行编码。例例 3 电话室有三种电话，电话室有三种电话， 按由高到低优先级排序依次按由高

5、到低优先级排序依次是火警电话，急救电话，工作电话，要求电话编码依次是火警电话，急救电话，工作电话，要求电话编码依次为为00、01、10。试设计电话编码控制电路。试设计电话编码控制电路。 解解： （）根据题意知，同一时间电话室只能处理一部电话，（）根据题意知，同一时间电话室只能处理一部电话，假如用假如用A、B、C分别代表火警、分别代表火警、 急救、工作急救、工作(gngzu)三种电话，设电话铃响用三种电话，设电话铃响用1表示，铃没响用表示，铃没响用0表示。当优先表示。当优先级别高的信号有效时，低级别的则不起作用，这时用表级别高的信号有效时，低级别的则不起作用，这时用表示；示；用用Y1, Y2表示

6、输出编码。表示输出编码。第11页/共70页第十二页，共70页。（）（） 列真值表列真值表: 真值表如表所示。真值表如表所示。 表表3 例例3的真值表的真值表 输 入输 出A B CY1 Y2 1 0 1 0 0 10 00 11 0第12页/共70页第十三页，共70页。CBAY1BAY2 （） 写逻辑(lu j)表达式（）（） 画优先画优先(yuxin)编码器逻辑图如图编码器逻辑图如图3所所示。示。图3 例3的优先(yuxin)编码逻辑图第13页/共70页第十四页，共70页。在优先编码器中优先级别高的信号排斥在优先编码器中优先级别高的信号排斥(pich)级别低的，即具有级别低的，即具有单方面排

7、斥单方面排斥(pich)的特性。的特性。74LS148的符号的符号(fho)图和图和管脚图管脚图第14页/共70页第十五页，共70页。输入使能端输 入输 出扩展使能输出1111110111111111111000000010100010101100100101110011010111101000101111101010101111110110010111111101110174LS148 功功 能能 表表第15页/共70页第十六页，共70页。优先编码器优先编码器74LS148的应用的应用 74LS148编码器的应用是非常编码器的应用是非常广泛的。广泛的。 例如，常用计算机键盘，例如，常用计算机

8、键盘，其内部就是一个字符编码器。它将其内部就是一个字符编码器。它将键盘上的大、小写键盘上的大、小写(xioxi)英文英文字母和数字及符号还包括一些功能字母和数字及符号还包括一些功能键（回车、空格）等编成一系列的键（回车、空格）等编成一系列的七位二进制数码，送到计算机的中七位二进制数码，送到计算机的中央处理单元央处理单元CPU，然后再进行处理，然后再进行处理、存储、输出到显示器或打印机上、存储、输出到显示器或打印机上。 还可以用还可以用74LS148编码器编码器监控炉罐的温度，若其中任何一个监控炉罐的温度，若其中任何一个炉温超过标准温度或低于标准温度炉温超过标准温度或低于标准温度， 则检测传感器

9、输出一个则检测传感器输出一个0电平到电平到74LS148编码器的输入端，编码器的输入端， 编码编码器编码后输出三位二进制代码到微器编码后输出三位二进制代码到微处理器进行控制。处理器进行控制。第16页/共70页第十七页，共70页。第17页/共70页第十八页，共70页。2 集成电路集成电路(jchng-dinl)译码器译码器1、二进制译码器：输入端为n个，则输出端为2n个，且对应于输入代码的每一种(y zhn)状态，2n个输出中只有一个为1（或为0），其余全为0（或为1）2线线4线译码器线译码器3线线8线译码器线译码器4线线16线译码器线译码器第18页/共70页第十九页，共70页。例：用与非门设计

10、例：用与非门设计(shj)3线线8线译码器线译码器解：（1）列出译码表：第19页/共70页第二十页，共70页。（2）写出各输出）写出各输出(shch)函数表达式：函数表达式：第20页/共70页第二十一页，共70页。（3）画出逻辑电路）画出逻辑电路(lu j din l)图：图：第21页/共70页第二十二页，共70页。第22页/共70页第二十三页，共70页。功能表如下(rxi)：其中(qzhng)第23页/共70页第二十四页，共70页。 使能端的作用(zuyng)译码功能(gngnng)功能表_电平(din pn)第24页/共70页第二十五页，共70页。 74LS138最小项译码器的电路最小项译

11、码器的电路(dinl)结构结构 D7 D6 D5 D4 D3 D2 D1 D0 B2 B1 B 0输入(shr)缓冲门3线/8线译码器8个译码门2B1B0B2BG2AGG13个使能端第25页/共70页第二十六页，共70页。G1G2AG2B74LS138(2)0A1A2A1G2AG2BG74LS138(1)A1A2A0+5v2AA01A3A_0162YYYY4Y5YY3Y791410YYYY12Y13Y11Y152Y7YYYYY543016YY5Y7YYYYY543016YYY8用两片用两片74LS138扩展扩展(kuzhn)为为4线线16线译码器线译码器 第26页/共70页第二十七页，共70页

12、。当A3=0时，低位片74LS138(1)工作，对输入A2、A1、A0进行(jnxng)译码，还原出Y0Y7，则高位禁止工作；当A3=1时，高位片74LS138(2)工作，还原出YY5，而低位片禁止工作。第27页/共70页第二十八页，共70页。2、二、二-十进制译码器十进制译码器集成集成(j chn)8421 BCD码译码器码译码器74LS42第28页/共70页第二十九页，共70页。第29页/共70页第三十页，共70页。（1）实现）实现(shxin)逻辑函数逻辑函数由于译码器的每个输出端分别与一个最小项相对应，因此辅以适当的门电路，便可实现任何组合逻辑(lu j)函数。例1 试用译码器和门电路

13、实现逻辑(lu j)函数 第30页/共70页第三十一页，共70页。解： （1）将逻辑(lu j)函数转换成最小项表达式，再转换成与非与非形式。=m3+m5+m6+m7= （2）该函数有三个变量，所以选用(xunyng)3线8线译码器74LS138。 用一片74LS138加一个与非门就可实现逻辑函数Y，逻辑图如图1所示。第31页/共70页第三十二页，共70页。1G0A74LS138G2A2B12AGAY1YYY2YYY73Y4560ABC100Y图1 例1逻辑图第32页/共70页第三十三页，共70页。第33页/共70页第三十四页，共70页。显示器、液晶显示器、气体放电管显示器等它通常由译码器、驱

14、动器和显示器等部分组成它通常由译码器、驱动器和显示器等部分组成 第34页/共70页第三十五页，共70页。1七段数字七段数字(shz)显示器原理显示器原理按内部连接方式不同，七段数字按内部连接方式不同，七段数字(shz)显示器分为共阴显示器分为共阴极和共阳极两种极和共阳极两种图 2半导体显示器（a） 管脚排列(pili)图; (b) 共阴极接线图; (c) 共阳级接线图第35页/共70页第三十六页，共70页。图图 3 七段数字显示器发光七段数字显示器发光(f un)段组合图段组合图第36页/共70页第三十七页，共70页。图 4 74LS48的管脚排列(pili)图第37页/共70页第三十八页，共

15、70页。74LS48显示(xinsh)译码器的功能表第38页/共70页第三十九页，共70页。第39页/共70页第四十页，共70页。第40页/共70页第四十一页，共70页。第41页/共70页第四十二页，共70页。第42页/共70页第四十三页，共70页。第43页/共70页第四十四页，共70页。第44页/共70页第四十五页，共70页。第45页/共70页第四十六页，共70页。解：将逻辑(lu j)函数转换成 最小项表达式： =m3+m5+m6+m7 画出连线图。第46页/共70页第四十七页，共70页。第47页/共70页第四十八页，共70页。一、一、1位数值位数值(shz)比比较器较器1、真值表、真值表

16、2、输出、输出(shch)逻辑逻辑表达式表达式二、多位数值比较器二、多位数值比较器常用多位数值比较器有74LS85，它能进行两个4位二进制数的比较。电路结构不同，扩展端的用法就可能不同，使用时应加以注意。YAB=AB3、逻辑图、逻辑图YA=B=AB+AB不进行片接时，其扩展端接100100100100=YAB=AB+ABY(A=B)(A=B)11A BY(AB)0 00 11 01 1&11&Y(AB)Y(AB)74LS85Y(AB)I(AB)B3B2B1B0A3A2A1A0I(AB)=010AB第48页/共70页第四十九页，共70页。1 加法器的基本概念及工作加法器的基本概念

17、及工作(gngzu)原理原理加法器加法器实现两个实现两个(lin )二进制数的加法运算二进制数的加法运算 （1）半加器半加器只能进行本位加数、被加数的加法运算而不考虑低位进位。只能进行本位加数、被加数的加法运算而不考虑低位进位。 第49页/共70页第五十页，共70页。列出半加器的列出半加器的真值表：真值表：由真值表直接由真值表直接(zhji)写出表写出表达式达式:第50页/共70页第五十一页，共70页。画出逻辑电路画出逻辑电路(lu j din l)图。图。第51页/共70页第五十二页，共70页。如果如果(rgu)想用与非门组成半加器，则将上式用代数想用与非门组成半加器，则将上式用代数法变换成

18、与非形式：法变换成与非形式：由此画出用与非门组成由此画出用与非门组成(z chn)的半加器和逻辑符号的半加器和逻辑符号第52页/共70页第五十三页，共70页。（2）全加器）全加器能同时进行本位数和相邻低位的进位信号能同时进行本位数和相邻低位的进位信号(xnho)的加法运算的加法运算和分别(fnbi)是被加数和加数，为相邻(xin ln)低位的进位，为本位的和，为本位的进位。第53页/共70页第五十四页，共70页。第54页/共70页第五十五页，共70页。由真值表直接写出逻辑由真值表直接写出逻辑(lu j)表达式，再经代数法化简和转换得：表达式，再经代数法化简和转换得：第55页/共70页第五十六页

19、，共70页。根据根据(gnj)逻辑表达式画出全加器的逻辑电路图：逻辑表达式画出全加器的逻辑电路图： 第56页/共70页第五十七页，共70页。（1）4位串行进位位串行进位(jnwi)加法器加法器第57页/共70页第五十八页，共70页。由图可以看出多位加法器是将低位全加器由图可以看出多位加法器是将低位全加器的进位输出的进位输出CO接到高位接到高位(o wi)的进的进位输入位输入CI.因此，任一位的加法运算必须在因此，任一位的加法运算必须在低一位的运算完成之后才能进行，这种方低一位的运算完成之后才能进行，这种方式称为串行进位。这种加法器的逻辑电路式称为串行进位。这种加法器的逻辑电路比较简单，但它的运

20、算速度不高。为此，比较简单，但它的运算速度不高。为此，可采用超前进位的加法器，使每位的进位可采用超前进位的加法器，使每位的进位只由加数和被加数决定，而与低位的进位只由加数和被加数决定，而与低位的进位无关。无关。第58页/共70页第五十九页，共70页。第59页/共70页第六十页，共70页。1iii1iii1iii1iiiiCBACBACBACBAS1iii1iii1iii)()(CBACBACBA1iii1iii1iii1iiiiCBACBACBACBAC第60页/共70页第六十一页，共70页。第61页/共70页第六十二页，共70页。第62页/共70页第六十三页，共70页。第63页/共70页第六

21、十四页，共70页。第64页/共70页第六十五页，共70页。常用组合常用组合(zh)(zh)逻辑电路的应用逻辑电路的应用一、译码器的应用一、译码器的应用(yngyng)1、用译码器作数据、用译码器作数据(shj)分配器分配器例如用2线4线译码器作数据分配器：A1A0端：地址码输入端端：地址码输入端S 端：端： 数据数据D的输入的输入端端Y3 Y0： 数据输出端数据输出端把数据D=1010依次加在 S 端，1 01 1 1 11 0 1 11 0 1 11 1 1 10 00 11 01 1A1 A0地址码 输出Y2=DY0=DY1 10 01 10 0例如：令地址码A1A0=10 结果只有 Y2

22、=1010功能表功能表DY3Y2Y1Y0A0A1SY1=DY3=D第65页/共70页第六十六页，共70页。2、用译码器产生任意、用译码器产生任意(rny)逻逻辑函数辑函数n线2n线的译码器，可产生不多于n个变量的任意逻辑(lu j)函数。1）方法）方法(fngf)步骤步骤2）注意）注意 控制端的条件要满足。函数变量的权位应与所用译码器输入代码的权位相对应； 所用译码器输出1有效时，输出端应附加或门或门； 把原函数化为最小项之和形式；根据函数的变量数 n ， 确定用n线2n线译码器；所用译码器输出0有效时，输出端应附加与非门与非门。第66页/共70页第六十七页，共70页。 假设用图示输出(shch)1有效的 3线8线