数字电路与逻辑设计实验教材

1、目录引言实验一ttl与非门的静态参数测试 4实验二组合逻辑电路分析与设计8实验三利用msi设计组合逻辑电路10实验四译码显示电路15实验五组合电路中的竞争与冒险20实验六同步计数器的设计22实验七计数、译码、显示综合实验23实验八8421码检测电路的设计25实验九555吋基电路及其应用28实验十da、ad转换器34实验-一三位半直流数字电压表40实验十二智力竞赛抢答装置46附录所用集成电路型号及外引线排列图48数字电路与逻辑设计是一门实践性很强的基础课，在学习中不仅要掌握 基本原理和基本方法，更重要的是学会灵活应用。要真正掌握它，必需经过实验 环节。数字电路与逻辑设计是其后续课程。通过本课程，

2、可巩固和扩充学过 的理论知识，更重要的是，通过实验训练，使同学掌握必要的实验技能和培养科 学的实验作风。课程要求学生了解所用仪器的基本原理；熟练使用仪器；熟悉各 单元电路的工作原理，各集成器件的逻辑功能和使用方法，从而有效地培养学生 理论联系实际和解决实际问题的能力。实验内容是设计、安装、调试型的，要求 学生独立完成设计、安装、调整、测试的全过程。学生在 实验屮遇到问题，原 则由他们自行解决，教师不予具体的帮助，必要时只给思考或方法上的指导。实验的基本过程，应包括确定实验内容，选定最佳的实验方法和实验线路， 拟出较好的实验步骤，合理选择仪器设备和元器件，进行连接安装和调试，最后 写岀完整的实验

3、报告。在进行数字电路实验时，充分掌握和正确利用集成元件及其构成的数字电路 独有的特点和规律，可以收到事半功倍的效果，对于完成每一个实验，应做好实 验预习，实验记录和实验报告等坏节。一、实验预习认真预习是做好实验的关键，预习好坏，不仅关系到实验能否顺利进行，而 且直接影响实验效果，预习应按本教材的实验预习要求进行，在每次实验前首先 要认真复习有关实验的基本原理，掌握有关器件使用方法，对如何着手实验做到 心中有数，通过预习还应做好实验前的准备，写出一份预习报告，其内容包括：1. 绘出设计好的实验电路图，该图应该是逻辑图和连线图的混合，既便于 连接线，又反映电路原理，并在图上标出器件型号、使用的引脚

4、号及元件数值， 必要时还须用文字说明。2. 拟定实验方法和步骤。3. 拟好记录实验数据的表格和波形座标。4. 列出元器件单。二、实验记录实验记录是实验过程中获得的第一手资料，测试过程中所测试的数据和波形 必须和理论基本一致，所以记录必须清楚、合理、正确，若不正确，则要现场及 时重复测试，找出原因。实验记录应包括如下内容：1. 实验任务、名称及内容。2. 实验数据和波形以及实验中岀现的现彖，从记录中应能初步判断实验的 正确性。3. 记录波形时，应注意输入、输出波形的时间相位关系，在座标中上下对 齐。4. 实验屮实际使用的仪器型号和编号以及元器件使用情况。三、实验报告实验报告是培养学生科学实验的总

5、结能力和分析思维能力的有效手段，也是 一项重要的基本功训练，它能很好地巩固实验成果，加深对基本理论的认识和理 解，从而进一步扩大知识面。实验报告是一份技术总结，要求文字简洁，内容清楚，图表工整。报告内容 应包括实验冃的、实验内容和结果、实验使用仪器和元器件以及分析讨论等，其 中实验内容和结果是报告的主要部分，它应包括实际完成的全部实验，并且要按 实验任务逐个书写，每个实验任务应有如下内容：1. 实验课题的方框图、逻辑图（或测试电路）、状态图，真值表以及文字说 明等，对于设计性课题，还应有整个设计过程和关键的设计技巧说明。2. 实验记录和经过整理的数据、表格、曲线和波形图，其中表格、曲线和波 形

6、图应充分利用专用实验报告简易座标格，并且三角板、曲线板等工具描绘，力 求画得准确，不得随手示意画岀。3. 实验结果分析、讨论及结论，对讨论的范围，没有严格要求，一般应对重 要的实验现彖，结论加以讨论，以使进一步加深理解，此外，对实验屮的异常现 象，可作一些简要说明，实验中有何收获，可谈一些心得体会。实验一 ttl与非门的静态参数测试一、实验目的1 掌握ttl与非门电路主要参数和电压传输特性的测试方法。2. 熟悉数字电路实验箱、数字万用表的使用。二、实验仪器及器件1数字电路实验箱、万用表、示波器。3. 器件：74ls00x 2> 电阻：200 q xi三、实验预习复习ttl与非门的逻辑功能

7、、主要参数和电压传输特性。四. 实验原理ttl与非门电路是r前较为普遍的一种集成门电路。本实验采用四2输入 与非门74ls00,即在一块集成块内含有四个互相独立的与非门,每个与非门有 2个输入端。其电路图、逻辑符号及引脚排列如图（一）、（b）所示。vcc 4b 4a 4y 3b 3a 3y 14 13 12 11 10 9 8 二2 3 4 5 6 7ib 1y 2a 2b 2y gnd(b) 74ls00对于使用集成电路者来说，所关心的是集成门电路从导通到截止所需要的转 换条件其所表现出来的转换特性，诸如开门电平、输出高电平、输出低电平等这 样一些静态参数，以及诸如平均传输延迟时间一类动态参

8、数的测量，与非门电路 的转换特性（电压传输特性）曲线，它表示输入由低电平变到高电平时输出电平 的相应变化，所有这些都是选择和设计电路所必须了解的。五. 实验内容1、低电平输出电源电流iccl和高电平输出电源电流icch及静态平均功耗p :与非门处于不同的工作状态，电源提供的电流是不同的。iccl：指所有输入端悬空，输出端空载时，电源提供器件的电流。也称空 载导通电流。测试电路如图（二）（a）所示。icch：指输出端空载，每个门各有一个以上的输入端接地，其余输入端空, 电源提供器件的电流。也称空载截止电流。测试电路如图（二）（b） 所示。p：为电路空载导通功耗和空载截止功耗pm的平均值。其值为：

9、pon + p offk?c iccl + vcc 】cch2yc(+5v)卍莎iccl14 13 12 11 1() 9 8(通常 pm>poqwc(+5v)蔵皿|1_.14 _13 _12 一11 _10 _ 9 _ 874ls0074ls001234(a)(b)图2、输入短路电流iis和输入漏电流iih：iis （或ill）：指被测输入端接地，（二）其余输入端和输出端悬空时，由被测输入端流出的电流。也称低电平输入电流。在由多级门构成的电路中，iis 相当干前级门输出低电平时，后级向前级门灌入的电流。因此，iis关系到前 级门的灌电流负载能力，iis越小，前级门带负载的个数就越多。测

10、试电路如 图（三）（a）所示。iih：指被测输入端接高电平，其余输入端接地，输出端悬空时，流入被 测输入端的电流。也称高电平输入电流。在由多级门构成的电路屮，它相当于前级门输出高电平时，前级门的拉电流负载。iih的大小关系到前级门的 拉电流负载能力，iih越小，前级门电路带负载的个数就越多。实际上，因 iih较小，难以测量，一般免测试此项。测试电路如图（三）（b）所示。vcc(+5v f&图（三）(b)（3）输出高电平uoh及关门电平u°ff测量电路如图（四）（a）所示。先调w,使输入电压为0v这时输出电 压即为uoh。然后渐渐增大输入电压，当输出电压下降90%uoh时，测得

11、输 入电压即为关门电平u°ff。（4）输出低电平uol及开门电平u°n测量电路如图（四）（b）所示。先调w,使输入电压为高电平，测得的输出电压即为uol。然后渐渐减小输入电压，测得使输出电压维持在uol的最低输入电平，即为开门电平u°n。5v v'o%560 q2、测试ttl与非门的电压传输特性:图（四）（b）去掉rl即为测量电路。调w,使输入电压由小到大，用万用表对应地测出输入电压和输出电压，并 记录在表（一）屮。表（一）只作参考，测量时，对voi和von的附近，输入电压的变化可取小一些。即 测量点取密一些。表（一）«/(v)00.20.40.

12、60.811.522.533.54 "o(v)3、平均传输延迟时间如tpd是衡量门电路开关速度的参数，它是指输出波形边沿的0.5vm至输入波形 对应边沿0.5ve点的时间间隔，如图（五）（a）所示。图（五）（a）中的1卩此为导通延迟时间，丫卩血为截止延迟时间，平均传输延迟 时间为：（a）传输延迟特性& ao&至示波器o（b） 的测试电路 图（五）如的测试电路如图（五）（b）所示，由于ttl门电路的延迟时间较小，直接 测量时对信号发生器和示波器的性能要求较高，故实验采用测量由奇数个与非门 组成的环形振荡器的振荡周期t來求得。其工作原理是：假设电路在接通电源 后某一瞬间，

13、电路中的a点为逻辑“1”，经过三级门的延迟后，使a点由原來 的逻辑“1”变为逻辑“0”；再经过三级门的延迟后，a点电平又重新回到逻辑 “1”。电路中其它各点电平也跟随变化。说明使a点发生一个周期的振荡，必 须经过6级门的延迟时间。因此平均传输延迟时间为ttpd =6ttl电路的tpd般在10ns40ns之间。由于所用的74ls00四输入与非门的w很短，要用7个与非门连成环形震荡器, 以便测量其周期t。六. 实验报告:1. 画出所有测试电路，记录、整理实验数据，并对结果进行分析。2画出实测的电压传输特性曲线，并从中读出各有关参数值。实验二组合逻辑电路分析与设计一. 实验目的：1 掌握组合逻辑电路

14、的分析方法，并验证其逻辑功能。2 掌握组合逻辑电路的设计方法，并能用最少的逻辑门实现之。3.熟悉示波器的使用。二. 实验仪器及器件：1数字电路实验箱、数字万用表、示波器。2. 器件:四2输入与非门x2,四2输入异或门74ls86x1m预置二八-十六 进制计数器74ls 197xlo三. 实验预习：1. 复习组合逻辑电路的分析方法。对实验中所选的组合电路写出函数式。2. 复习组合逻辑电路的设计方法。对实验中要求设计的电路，列出真值表， 写出函数式，画出逻辑图，并在图上标明集成块引脚号。四. 实验原理：1. 组合逻辑电路的分析：对己给定的组合逻辑电路分析其逻辑功能。步骤：（1）由给定的组合逻辑电路

15、写函数式；（2）对函数式进行化简或变换；（3）根据最简式列真值表；（4）确认逻辑功能。2. 组合逻辑电路的设计：就是按照具体逻辑命题设计出最简单的组合电路。 步骤：（1）根据给定事件的因果关系列出真值表；（2）由真值表写函数式；（3）对函数式进行化简或变换；（4）画出逻辑图，并测试逻辑功能。掌握了上述的分析方法和设计方法，即可对一般电路进行分析、设计，从 而可以正确地使用被分析的电路以及设计出能满足逻辑功能和技术指标要求 的电路。五. 实验内容:1 .设计一个代码转换电路，输入为4位二进制代码输出为4位循环码。表（一）循环码表循环码见表（一）所示。2. 用逻辑开关模拟二进制代码输入，并把输出接

16、"0-1"显 示器检查电路，看电路是否正常工作。3. 用集成异步下降沿触发的异步计数器74ls197构成十六 进制计数器作为代码转换电路的输入信号源。74ls197的cpa 作为时钟输入，qa与cpb连接，则qd、qc、qb和qa就是十 六进制计数器的输岀。将qd、qc、qb和qa接"0-1"显示器, cpa接手动单步脉冲。十六进制计数器工作正常后，将qd、qc、 qb和qa连接到代码转换得输入端，作为二进制代码输入。检 查电路工作是否正常工作。有关74ls197的资料参阅附录。g3g2gigo000000010011001001100111010101

17、00110011011111111010101011100110004. 用lokhz的方波作为计数器的脉冲，用示波器观察并记录cp、qd、qc、 qb、qa和g3、g2、gi、go的波形。注意电压波形图之间的相位关系。卜4卜3卜2fly()0()0y()1-(t00ty1()0y2(t()ty3-(t(t0y4(titry5(tt()y(-(t1tty，()it0y8()itty900yl0()ryl1t0()yl20tyl30yl4tyl5表（二）多功能发生电路函数表abyoyly2y3y4y5 y15000tt()11表（三）各函数真值表5. 组合电路的分析。多功能发生电路的逻辑表达为：

18、y=f）ab.f2ab.f3ab.f4ab f4f3f2r取不同组合，则可得到以a、b为输入变量的各种逻辑函数。六. 实验报告:1 写出详细的设计过程。画出逻辑图。2按实验内容描述实验过程，分析实验中出现的问题。3 总结组合逻辑电路分析与设计体会。实验三利用msi设计组合逻辑电路一. 实验目的：1 .熟悉编码器、译码器、数据选择器等组合逻辑功能模块的功能与使用方法。 2掌握用msi设计的组合逻辑电路的方法。二. 实验仪器及器件：1 .数字电路实验箱、数字万用表、示波器。2.器件：四2输入与非门x2,可预置二八十六进制计数器74ls197xu三. 实验预习：1 复习常用组合逻辑电路工作原理和设计

19、方法，及与之相应的msi功能表及 其使用方法。2.复习采用中规模集成电路实现组合逻辑电路的方法如使用译码器和数据 选择器实现组合逻辑电路。四. 实验原理：中规模的器件，如译码器、数据选择器等，它们本身是为实现某种逻辑功能 而设计的，但由于它们的一些特点，我们也可以用它们來实现任意逻辑函数。1. 用译码器现实组合逻辑电路译码器是将每个输入的二进制代码译成对应的输出高，低电平信号。如图r申a=m一母也 保-ef0 124 a 4vo 久ys(-)为3线线译码器。当附加控制门gs的输出为高电平(s=l)时，可由逻图写出。yo= a2a|ao=moy|= a?a | a（）二五|丫2 二 a? a a

20、（）二而y3= a2a|ao=m3y4 二 a? a ao 二而y5= a2a|aom5y6= a2a|a0=m6丫7= a2a|ao=m7图(一)3线8线译码器74ls138从上式可看出。丫0丫7同时又是a2、al、a（）这三个变量的全部最小项的 译码输出。所以这种译码器也叫最小项译码器。如果将a?、a】、a。当作逻辑 函数的输入变量，则可利用附加的门电路将这些最小项适当的组合起来，便 可产生任何形式的三变量组合逻辑函数。例如用3线线译码器74ls138实现全加器。列出真值表如表（一）所示。 a、b是加数与被加数，g是低位向本位的进位，s为本位和，cn+|位是本位 向高位的进位。由真值表可得

21、全加器的最小项z和表达式。s = abcn + abcn + abcn + abcn二云 1 .五 2帀 4而 7c n+l= abcn + abcn + abcn + abcn =而3. m5.五 6. m 74 74ls138的输入a2=a, a二b, a0=cn,在其输岀端附加两个与非门，按 上述全加器的逻辑函数表达式连接。即可实现全加器功能。如图（二）所示。表（一）全加器真值a b cns cn+10 0 00 00 0 11 00 1 01 00 1 10 11 0 01 01 0 10 01 1 00 01 1 11 1ar cn 1c0 力|炉9孑74ls138图（二）74ls1

22、38实现全加器逻辑图2. 用数据选择器实现组合逻辑电路数据选择器的功能是从一组输入数据屮选出某一个信号输出。或称为多路 开关。如图（三）为双四选一数据选择器74ls153逻辑图。yi和丫2为两个 独立的输岀端，si和s为附加控制端用于控制电路工作状态和扩展功能。a】、 a。为地址输入端。d|（）、du、dm d13或d20、d2i、d22、d23为数据输入端。 通过选定不同的地址代码即可从4个数据输入端选出要的一个，并送到输出 端y。输出逻辑式可写成y1 =aiao.dio+aiao.dn+ai ao.di2+aiao.di3.si 其简化真值表如表（二）所示。s1aiaoyi1xx0000d

23、io001dn010di2011d|3表（二）74ls153的真值表图（三）双4选1数据选择器74ls153从上述口知，如果将ai、ao作为两个输入变量，同时令d（）、du、di2> d13 为第三个输入变量的适当状态（包括原变量、反变量、0和1）,就可以在数 据选择器的输出端产生任何形式的三变量组合逻辑电路。例如用双4选1数据选择器实现二进制全减器，全减器的真值表如表（三） 其中a和b为减数与被减数，bn为低位向本位的借位，d为本位差，bn为 向高位的借位。由真值表可写出全减器的最小项表达式。d=a b b n +卫 bbn+ab b n+abb nbn-i=abbn4-abbn4-a

24、bb n+abb n设a、b为数据选择器的地址端即ala, a（尸b,将d和bn转换成数据选 择器逻辑函数形式。d=ab. b n+ab.b n+ab.b n+ab.b nbn-1 = ab. b n+ab.1 + ab.o+ab. b n将上式与数据选器逻辑函数比较可得：djo=bn, du二bn, di2=bn, di3=bnd2o=bn, d2i=l, d22=0，d23=bn可得二进制全减器逻辑图如图（四）所示。a b bnd bn-10 0 00 00 0 11 10 101 1oil0 110 01 010 10 01100 01 1 11 1表（三）全减器真值表aadbn-1ii

25、yi¥274ls153b aq dio du d12 d3 d20 d21 d22 d23bn图（四）全减器逻辑图五. 实验内容：1、用八选一数据选择器设计一个函数发生器电路它的功能如表（四）所示。待 静态测试检查电路工作正常后，进行动态测试。将74ls197连接成十六进制作 为电路的输入信号源，用示波器观察并记录cp、si、so、a、b、y的波形。表（四）函数发生器功能表sisoy00ab01a+b10a®b11a2、数据分配器与数据选择器功能相反。它是将一路信号送到地址选择信号指定 的输出。如输入为d,地址信号为a、b、c,可将d按地址分配到八路输出f（）、 f|、f2

26、、f3、f4、f5、f6、f7o其真值表如表（五）所示。试用3线8线译码器 74ls138实现该电路。将74ls197连接成八进制作为电路的输入信号源，将 qdqcqb分别与a、b、c连接，d接模拟开关，静态检测正确后，用示波器观 察并记录d二1时，cp、a、b、c及fof?的波形。（提示：将74ls138附加控制端s1作为数据输入端，同时令s2=s3=0, a2a1a0作为地址输入端，即可将s1送来的数据只能通过a2a1a0所指定的一根输出线送出去。）表（五）数据分配器真值表abcfofif2 rf4 f5 f6 f7000d00000000010d00000001000d000000110

27、00d00001000000d00010100000d00110000000d01110000000d六. 实验报告：1 写出详细的设计过程。画出逻辑图。2. 按实验内容描述实验过程，分析实验屮出现的问题。3 总结组合逻辑电路分析与设计体会。实验四译码显示电路一、实验目的1、掌握中规模集成译码器的逻辑功能和使用方法2、熟悉数码管的使用二、实验仪器及器件1、数字电路实验箱、数字万用表、示波器。2、器件：74ls48x1, 74ls194x1,74ls73x 1, 74ls00x1。三、实验预习1、复习有关译码显示原理。2、根据实验任务，画出所需的实验线路及记录表格。四、实验原理1、数码显示译码器

28、（1）七段发光二极管（led）数码管led数码管是目前最常用的数字显示器，图（一）（a）、（b）为共阴管和共阳 管的电路，（c）为两种不同出线形式的引出脚功能图。一个led数码管可用来显示一位09十进制数和一个小数点。小型数码管 （0.5寸和0.36寸）每段发光二极管的正向压降，随显示光（通常为红、绿、黄、 橙色）的颜色不同略有差别，通常约为22.5v,每个发光二极管的点亮电流在 5lomao led数码管耍显示bcd码所表示的十进制数字就需要有一个专门的 译码器，该译码器不但要完成译码功能，还要有相当的驱动能力。h。-6 go _vl m f o _v- e o wv do v_l co v

29、t b o v- ao -vt-v- o h v_ o g vt f it e -v- o d -v- o c -v- o b 5 o a（a）共阴连接（“1”电平驱动）（b）共阳连接co"电平驱动）mg f 0a b11111afgbechd .11 1 11ed ©c mhm g f ga be d ©c hm（c）符号及引脚功能图（一）led数码管（2） bcd码七段译码驱动器此类译码器型号有74ls47 （共阳），74ls48 （共阴），cc45u （共阴）等，本 实验系采用74ls48 bcd码锁存/七段译码/驱动器。驱动共阴极led数码管。图（二）为7

30、4ls48引脚排列。其屮a、b、c、d bcd码输入端a、b、c、d、e、f、g谦冯输出端，输出't有效，用 来驱动共阴极led数码管。厉一灯测试输入端,lt= “0”时,译码输岀全为“1”rbi灭零输入端，rbi= “0”吋，不显示多余的零。bi/rbo 作为输入使用时，灭灯输入控制端；作为输岀端使用时灭零输岀端。2、扫描式显示2al 116_“cca2 215flt-314_gbi/rbo-413 arbi 512ba3 611cao 710dgnd-898图（二）74ls48引脚排列对多位数字显示采用扫描式显示可以节电，这一点在某些场合很重要。对于 某些系统输岀的的数据，应用扫描

31、式译码显示，可使电路大为简化。有些系统, 比如计算机，某些a/d转换器，是以这样的形式输出数据的：由选通信号控制 多路开关，先后送出（由高位到低位或由低位到高位）一位十进制的bcd码, 如图（三）所示。图中的ds称为选通信号，并假定系统按先高位后低位的顺序 送出数据，当dsl高电平送出千位数，ds2高电平送出百位数，一般ds的 高电平相邻之间有一定的间隔，选通信号可用节拍发生器产生。如图（四）所示，为这种系统的译码扫描显示的原理图。图中各片led （共阴）的发光段并连接至译码器的相应端，把数据输入的相应权端与系统输出端相 连，把各位选通端反向后接相应led的公共端。f （a）使数据输入是伪码接

32、译码器的灭灯ib端，(8421 bcd 中的 1010-1111)时使 f (a) =0,伪码灭灯。使不显示伪码。(千位) dsl ds2（百位）(十位)ds3(个位)ds4图（三）f(a) naidslccds2ds3ds4ccccccabcdefgya yb yc yd ye yf yg74ls48a3 a2 a1 ao74ls194cpdqdj d2 d3-10si -q k _so- crcp <c；_t qrj _i1 dsr qo qi q? q374ls194cp图（五）图（六）图（四）3、四节拍发生器扫描显示要求数码管按先后顺序显示。这就要求如图（三）所示的选通信号。 通

33、常该类型的信号称为节拍信号。使用如果使用的数码管共阴极，则选通信号是 图（三）信号的反相。如图（五）所示就是这种节拍信号发生器。vccqoqiq2q3cps1so161514131211109 1 2 3 4 5 6 7 8 cr dsr do d, d2 d? dsl gnd图中74ls194为移位寄存器。它具有左移、右移，并行送数、保持及清除 等五项功能。其引脚图如图（六）所示。其中石为清除端，cp为时钟输入端， so、s为状态控制端，dsr为右移数据串行输入端，dsl为左移数据输入端，d。、d、d2、d3位并行数据输入端，q。、q1> q2> q3为数据输出端。其功能表如表

34、（二）所示。节拍发生器工作开始时，必须首先进行清零。当乙负脉冲过后qo、qi、q2、 q3全为零。jk触发慕q=l,因而s1=s（）=1,实现并行送数。当第一个脉冲的上升沿到达后，置入0111, cp下降 沿到达后q=0,即slo, s（）= 1,实现右移功能。在cp 作用下输出依次为1011, 1101, 1110,第四个cp下降 沿到达后又使q=l,实现第二个循环。五. 实验内容1、按表（二）测试 74ls194o2、按图（五）实现四节拍顺序脉冲发生器。3、按图（四）实现四位扫描译码显示电路。采用内容（2）顺序脉冲作为ds 信号。8421 bcd码用逻辑模拟开关输入。自行设计伪码灭灯电路，

35、使正常输入 bcd码时输出为“1”，伪码输入时灭灯。六. 实验报告按实验内容写出详细的设计和实验过程。表（二）74ls194功能表crsiso工作状态0xx置零100保持101右移110左移111并行送数实验五组合电路中的竞争与冒险一. 实验目的1、观察组合电路中的竞争与冒险现象。2、了解消除现象的方法。二、实验仪器及器件1、实验箱、万用表、示波器。2、74lsx3 > 74ls20xk 330pf 电容 xi。三、实验预习1、复习与组合逻辑电路竞争与冒险有关内容。2、画出用74ls00实现实验内容中f函数的逻辑图。3、写出f的真值表。4、找岀变量b、d变化过程中产牛险象时，其他变量的组

36、合。四. 实验原理1、竞争冒险现象及其成因对于组合逻辑电路，输出仅取决于输入信号的取值组合，但这仅是指电路的 稳定解而言，没有涉及电路的暂态过程。实际上，在组合逻辑电路中信号的传输 可能通过不同的路径而汇合到某一门的输入端上。由于门电路的传输延迟，各路 信号对于汇合点会有一定的吋差。这种现象称为竞争。如果竞争现象的存在不会 使电路产生错误的输岀，则成为非临界竞争;若果使电路的输出产生了错误输出, 则称为临界竞争，通常称为逻辑冒险现象。一般说来，在组合逻辑电路中，如果 有两个或两个以上的信号参差地加到同一门的输入端，在门的输岀端得到稳定的 输出z前，可能出现短暂的，不是原设计要求的错误输出，其形

37、状是一个宽度仅 为时差的窄脉冲，通常称为尖峰脉冲或毛刺。2、检查竞争冒险现象的方法在输入变量每次只有一个改变状态的简单情况下，可以通过逻辑函数式判断 组合逻辑电路中是否有竞争冒险存在。如果输出端门电路的两个输入信号a和卞是输入变量a经过两个不同的传 输途径而来的，那么当输入变量的状态发生突变时输出端便有可能产生尖峰脉 冲。因此，只要输出端的逻辑函数在一定条件下化简成y=a+a 或 y=aa 则可判断存在竞争冒险。3、消除竞争冒险现象的方法（1）接入滤波电路在输出端并接入一个很小的滤波电容cf,足可把尖峰脉冲的幅度削弱至门 电路的阈值电压以下。（2）引入选通脉冲。对输出引进选通脉冲，避开现象。（

38、3）修改逻辑设计。在逻辑函数化简选择乘积项时，按照判断组合电路是否存在竞争冒险的方 法，选择使逻辑函数不会使逻辑函数产生竞争冒险的乘积项。也可采用增加兀余 项方法。选择消除险象的方法应根据具体情况而定。组合逻辑电路的险象是一个重要的实际问题。当设计出一个组合电路，安装 后应首先进行静态测试，也就是用逻辑开关按真值表依次改变输入量，验证其逻 辑功能。然后再进行动态测试，观察是否存在冒险。如果电路存在险象，但不影 响下一级电路的正常工作，就不必采取消除险象的措施；如果影响下一级电路的 正常工作，就要分析险象的原因，然后根据不同的情况采取措施加以消除。五、实验内容实现函数f=ab+bcd+acd,并

39、假定，输入只有原变量即无反变量输入。1、画出逻辑图，使易于观察电路的竞争冒险现象。2、列出真值表。3、静态侧试，即按真值表验证其逻辑功能。4、观察变量a变化过程中的险象：即取bod二1,得f=a+a, a改接函数 发生器的连续脉冲源，使工作频率尽可能高。观察是否出现现彖，如有，请测出 毛刺的幅度和宽度（中值宽度）。5、使f再经过一级反相器，检查险象是否影响下一级电路的正常工作？6、在f端并接一只330pf电容，还会影响下一级电路的正常工作吗？7、分别观察变量b、d变化过程中产生的险象。8、用加冗余项法消除a变化过程屮产生的险象。此时允许使用74ls20 （二4输入与非门）六*实验报告1、画出逻

40、辑图,记录静态验证结果。2、写出实验观察冒险现彖的方法、步骤、记录现彖的波形，叙述所采用的 消除现象的方法，记录实验结果，并加以总结。实验六 同步计数器的设计一、实验目的熟悉j-k触发器的逻辑功能，掌握j-k触发器构成同步计数器。二、实验仪器及器件1 实验箱、万用表、示波器。2、74lsx3、74ls00xk 74ls08x2. 74ls20xk三、实验预习1、复习时序逻辑电路设计方法。2、按实验内容设计逻辑电路画出逻辑图。四、实验原理本实验采用集成jk触发器74ls73构成时序电路，其外引线图见附录。其符 号、功能、特性方程和状态转换图见图（一）。符号:jw发器功能表:q 状态转换图:=jq

41、n + kqncpjkq40000保40011持10100清40110零j1001置11011位41101计j1110数图（一）主从结构的j-k触发器在结构和制造工艺的要求尚还有缺点，使用时要求的工作条件较严格，负载能力也往往达不到理论值。在门电路屮往往认为输入端悬空就相应于接了高电平，在短时间的实验期间不会出错。但在jk触发器屮，凡是要求接“1”的，一定要接高电平（例如5v）,否则会出现错误的翻转。触发 器的两个输出的负载过分悬殊，也会出现误翻。状态分配下面简要介绍时序逻辑电路的设计步骤如图（二）所示。设计要求i>原始状态图 => 最简状态图c=x>化简检查电路 能否自启7

42、选触发器，求时钟、 输出、状态、驱动方程图（二）五、实验内容1、使用jk触发器和门电路，设计一个24小时制的数字电子计时器中的时 为计数电路，它的运行方式为：0001 1022232、用jk触发器和门电路设计一个特殊的12进制计数器，其十进制的状态转换图为:刃 一02-03卄 05 卄 07-0l09t 0-11t 2六、实验报告1、写岀详细的设计过程。2、画出cp及各输出端的波形图，要画好他们之间的相位关系。3、写出实验过程中遇到的问题，解决方法和心得体会。实验七计数*译码、显示综合实验一、实验目的1、熟悉中规模集成电路计数器的功能及应用。2、熟悉中规模集成电路译码器的功能及应用。3、熟悉l

43、ed数码管及显示电路的工作原理。4、学会综合测试的方法。二、实验仪器及设备1、实验箱、万用表、示波器。2、74ls160x2、74ls48x2三、实验原理对于计数规模小的计数器我们使用集成触发器来设计计数器，但是如果计 数器的模数达到十六个以上(如六十进制)时，如果还是用集成触发器来设计话, 电路就比较复杂了。在这种情况下，我可以用集成计数器来构成任意进制计数器。 利用集成计数器的清零端和置数端实现归零，从而构成按自然态序进行计数的n 进制计数器的方法。1、用同步清零端或置数端置零或置数构成n进置计数器用这种方法的实现步骤如下：(1) 写出状态sn-i的二进制代码。(2) 求归零逻辑，即求同步

44、清零端或置数控制端信号的逻辑表达式。(3) 画连线图。2、用异步清零端或置数端置零或置数构成n进置计数器用这种方法的实现步骤如下：(1) 写出状态sn的二进制代码。(2) 求归零逻辑，即求界步清零端或置数控制端信号的逻辑表达式。(3) 画连线图。在集成计数器中，清零、置数均采用同步方式的有74ls163；均采用异步方 式的有74ls193、74ls197、74ls192；清零采用异步方式、置数采用同步方式 的有74ls161. 74ls160；有的只具有异步清零功能，如cc4520、74ls190、 74ls191； 74ls90则具有异步清零和异步置9功能。四、实验内容（简单实验步骤、实验数

45、据及波形）用集成计数器74ls160分别组成8421码十进制和六进制计数器，然后连接 成一个60进制计数器（6进制为高位、10进制为低位）。使用实验箱上的led 译码显示电路显示（注意高低位顺序及最高位的处理）。用函数发生器的低频连 续脉冲（调节频率为1-2hz）作为计数器的计数脉冲，通过数码管观察计数、译 码、显示电路的功能为止确。五. 实验报告1、六十进制计数器的电路连接图。2、画出十进制计数器和六进制计数器的q3、q2、qi、q0及cp的时序图。2、简要说明数码管自动计数显示的情况：该计数器从00递增加1,直到59后, 又回到00状态。3、根据实验中的体会，说明综合测试较复杂中小规模数字

46、集成电路的方法：分 单元电路安装、调试。附74ls160四位十进制同步计数器逻辑功能（同步置数异步清零）cpglds2si功能x0xxx清零i10xx置数110x保持111x0保持（但00t1111计数实验八8421码检测电路的设计一、实验目的1、了解检测电路的工作原理。2、进一步掌握同步时序电路得设计方法。二、实验仪器及器件1、实验箱、万用表、示波器。2、74ls73x2、74ls74x1、74ls00x2, 74ls20x1。三、实验要求本实验要求设计一个8421 bcd码（吊行输入）检测电路。此电路是用来检 测串行的8421码传输过程屮是否发生错误。假定8421 bcd码传送过程屮是由低

47、 位到高位串行输送，例如十进制2 （代码为0010）是按0、1、0、0次序传送的。 如果在传送过程中代码发生错课，出现非法数码（不在0000到1001之间的代码）, 则检测电路发生一脉冲信号。实验所用触发器为jk触发器，要求自己设计、自己安装和测试。设计提示本实验的设计关键是建立原始状态图和状态表。根据要求8421 bcd码是由 低位到高位传送，该电路每四个码元检测一次，当电路收到第四个码元时，若判 断是非法码，则输岀为1,否则输岀为0。可见此电路为米里时序电路。设检测电路初始状态为so,当电路接收第一个码元后，根据输入是0还是1, 将分别转到两个不同的新状态s和s2,从s或s2出发，接收到第

48、二个码元后， 又根据是0还是1,又转到两个不同的新状态，类推到接收到的第三、第四码元 码元后电路执行同样的动作。在接收到第四个码元后，根据所接收的代码判断是 否是非法码而确定其输岀是否为1,并且电路回到初始状态so,准备接受新的一 组码组。根据上面的分析很容易作出原始状态和状态表了。这样做出的原始状态表有 15个状态，经过化简后只剩下6个状态。化简后的状态表如表（一）。由简化状 态表，根据状态分配原则，可得许多分配方案，其中一种分配方案如表（二）， 得到的结果是：不过这不是最简分配方案，起码还有12种比它简的分配方案。要求同学们 设计时的分配方案比该方案好。表（一）简化状态表x01ab/0b/

49、0bc/0d/0ce/0f/0df/0f/0ea/0a/0fa/0a/l表（一）分配方案的一种adcbfexx0001ii10四、实验方法本检测电路是同步时序电路。同步时序电路的特点是时钟脉冲同时送到各触 发器的cp端。时钟脉冲cp与数据x的关系应如图（一）所示。即岀现的数据 x稳定后，才允许检测时钟的出现，且时钟作用期间不允许数据变化。1：2：3：4图（一）如图（二）为本实验框图。本电路为米里时序电路，其输出f取决于电路的 现态和数据的即时输入。这种输出有时是会出错的。如图（一）数据输入 （0111）2=（7）10，是合法码，如果我们把图（一）与表（一）结合起來看：1cp后,电路从a态变成b

50、态，输出0； 2cp后变成d态，输出0； 3cp后变成f态，这f 至显示74ls748421码检测电路<cpx图（二）时由于图（一）中的x=1还没有改变，图中的阴影部分的时间内将有f=1输岀, 直至x=0；为止4cp后电路回到a态。显然，这次f=1的输出是错误的。为防 止这种错误的输岀，图（二）中我们把最后输出采用了触发器锁存后再输出f。 只有当4cp的上升沿到达的瞬间，电路处于f态，x=l, cp的上升沿到达后才 会使f=l,下组1cp的全沿使f=0°当然，也可用cp去选通f后输出，以防 出错。静态测试：可将输入x连接到逻辑模拟开关，cp连接到实验箱手动单步脉 冲。输入码组时

51、应从初始状态（a）开始，如按表（二）分配方案，则q3q2qi=000o 例如，输入非法码（1010） 2=（10） io。数据按0101顺序输入，连接x的模拟 开关的位置变化为：0->1->0->1, x每一改变输入一个脉冲。电路的状态转换为: a-b-d-f-a,即 q3q2q1 状态变化为：000-001->010100-000。按上述方法，输入不同的码组，检测电路是否正常工作。动态测试:将74ls197的qc与x连接，时钟脉冲由cpa输入,qa连接cpb， 由qa、qb、qc和qd输出时十六进制计数器。观察cp、f和qc波形。五、实验报告1、写出设计过程，并画出完

52、整的实验电路图。2、讨论实验结果。实验九555时基电路及其应用一、实验目的1、熟悉555的组成及工作原理。2、掌握用555构成单稳态触发器、多谐振荡器和施密特触发器。3、进一步熟练用示波器测量周期、脉宽和幅度。二、实验原理集成时基电路又称为集成定时器或555电路，是一种数字、模拟混合型的中 规模集成电路，应用十分广泛。它是一种产生时间延迟和多种脉冲信号的电路， 由于内部电压标准使用了三个5k电阻，故取名555电路。其电路类型有双极型 和cmos型两大类，二者的结构与工作原理类似。几乎所有的双极型产品型号最 后的三位数码都是555或556；所有的cmos产品型号最后四位数码都是7555或 7556,二