数电本科总复习3-时序逻辑电路总复习20100527_第1页
数电本科总复习3-时序逻辑电路总复习20100527_第2页
数电本科总复习3-时序逻辑电路总复习20100527_第3页
数电本科总复习3-时序逻辑电路总复习20100527_第4页
数电本科总复习3-时序逻辑电路总复习20100527_第5页
已阅读5页,还剩12页未读 继续免费阅读

下载本文档

版权说明:本文档由用户提供并上传,收益归属内容提供方,若内容存在侵权,请进行举报或认领

文档简介

1、6 时序逻辑电路1、相同计数器的异步计数器和同步计数器相比,一般情况下( A ) A. 驱动方程简单 B. 使用触发器个数少 C. 工作速度快 D. 以上都不对2、n级触发器构成的环形计数器,其有效循环的状态数是( A ) A. n个 B. 2个 C. 4个 D. 6个3、用n 个触发器构成的计数器, 计数容量最多可为 2n 。4、某移位寄存器的时钟脉冲频率为100KHz,欲将存放在该寄存器中的数左移8位,完成该操作的时间为 80µs 。5、(1)请用置位法, 将4161接成五进制计数器。 T4161功能表CPS1S2工作状态×0×××清零10

2、××预置数×1101保持(包括C)×11×0保持(C=0)1111计数CPS1S2工作状态×0×××清零10××预置数×1101保持(包括C)×11×0保持(C=0)1111计数注:T4161是四位二进制计数器,Q0,Q1,Q2,Q3为输出端,D0,D1,D2,D3为置数输入端,其中D3为高位,D0为低位。(2)用两片 74LS161 二进制计数器构成 40 进制计数器,画出电路图。74LS161为同步16进制计数器,它的逻辑图和功能表如下。解题要点:根据

3、题目要求确定用两片161级联成16×16的计数器,再用反馈归零法设计。···&“1”CP“1”“1”CP“1”CP“1”Q3 Q2 Q1 Q0C 74161 CPCR LD CTP CTT D3 D2 D1 D0Q3 Q2 Q1 Q0CO 74161 CPCR LD CTP CTT D3 D2 D1 D0 (1)计数状态(16进制) (2)画电路图。 6、分析下图所示序列发生电路,要求写出DSR的逻辑函数式,列出状态转换表,写出Z的输出序列码。解:74LS194为双向移位寄存器,M0=1,M1=0,时向右移位。的逻辑函数式为: Z的输出序列码为:

4、001111状态转换表如下:7、二进制加法计数器从0计数到十进制24时,需要5个触发器构成,有7个无效状态。( ü )8、利用四位可逆移位寄存器串行输入寄存1100,左移时首先输入数码 1 ,右移时首先输入数码 0 。9、如图所示时序电路。写出电路的驱动方程、状态方程,画出电路的状态转换图,说明电路的逻辑功能,并分析该电路能否自启动。 解: 答题要点(1)电路驱动方程为:电路状态方程为:状态图如下:该电路是一个5进制计数器;能自启动。10、构成一个7进制计数器需要三个触发器。 ( ü )11、时序逻辑电路在结构上包含_组合电路_和_存储电路_两部分。12、设计计数器时应选用

5、( B )。A基本触发器 B边沿触发器 C同步触发器 D施密特触发器13、下表所示为四位二进制计数器215 的功能表,试分析下图电路所具有的功能。要求画出状态转换图。CrCP+CP-ABCDQD QC QB QA10×0×××××A×B×C×D0 0 0 0 A B C D001111××××××××加法计数减法计数&T215LDCP- Cr ABCDCP+“1”QAQDQCQB答题要点:这是利用芯片的异步置数端接成的

6、任意进制计数器。列状态转换图: 0110001000010000001101010100 Q3Q2Q1 Q00110不稳定,所以是模6计数器。14、分析电路功能,并说明能否自启动。QQQJJJF3F2F1解: 答题要点(1)电路驱动方程为: (2)电路状态方程为: 状态图如下: 可作扭环形计数器(模六),可以自启动。 15、当时序电路存在无效循环时该电路不能自启动。( X )16、时序逻辑电路的特点是,任意时刻的输出不仅取决于该时刻的_输入信号_,还与电路的_原始状态_有关。17、一块7490十进制计数器中,它含有的触发器个数是( C )A. 1 B. 2 C. 4 D. 618、n级触发器构

7、成的扭环形计数器,其有效循环的状态数是( B ) A. n个 B. 2 n个 C. 4个 D. 6个19、时序逻辑电路在结构上包含_组合电路_和_存储电路_两部分。20、同步时序电路具有统一的时钟CP控制。( ü)21、分析下图给出的电路,说明这是多少进制的计数器。74LS16174LS161&111CPY(a)74LS16074LS160101CPY(b)1122、用JK触发器和门电路设计一个同步五进制加法计数器。要求有进位输出端。状态转换图如图所示。000001010011100101110111/1/0/0/0/0/1/1/123、请用集成计数器芯片74LS193构成模

8、10加法计数器。74LS193逻辑符号如图图中是进位输出端且,是借位输出端。且。74LS193功能表如表所示。 表 74LS193功能表 图 74LS193逻辑符号 解:构成模10加法计数器。此题答案不唯一,仅供参考。因为计数器模N=10,所以异步预置状态M=15N=5,故预置数据DCBA=0101, 且加法进位输出端与置数端连接。其它输入端接上相应的信号。电路连接图如图所示 24. 、四位双向移位寄存器T4194的功能表如表所示。由功能表可知,要实现保持功能,应使 ,当,S1=1,S0=0时,电路实现 左移 功能。25、数字系统与逻辑功能部件的主要区别是有没有( B )A.存储器 B.控制器

9、 C.加法器 D.译码器26、某时序逻辑电路的状态转换图如下,若输入序列X=1001时,设起始状态为S1,则输出序列Z=( A ) X/Z 0/1 1/0 S1 S2 0/0 1/1A. 0101 B.1011 C.0111 D.100027、利用中规模集成计数器构成任意进制计数器的方法有( ABC )A.复位法 B.预置数法 C.级联复位法28、时序逻辑电路按照其触发器是否有统一的时钟控制分为 同步 时序逻辑电路和 异步 时序逻辑电路。29、触发器有 2 个稳态,存储8位二进制信息要 8 个触发器。30、在移位寄存器中采用并行输出比串行输出( A )。A.快 B.慢 C.一样快 D.不确定3

10、1、用触发器设计一个24进制的计数器,至少需要( D )个触发器。A.3 B.4 C.6 D.532、某计数器的状态转换图如图所示,试问该计数器是一个 7 进制 减 法计数器,它有 7 个有效状态, 1 个无效状态,该电路 能 自启动。若用JK触发器组成,至少要 3 个JK触发器。33、要构成5进制计数器,至少需要 3 个触发器,其无效状态有 3 个。34、分析下图所示的时序电路的逻辑功能,写出电路的驱动方程、状态方程和输出方程,画出电路的状态转换图,并说明该电路是否能自启动。(15分)D QCPFF1 D QCPFF2 D QCPFF3 &CPY解: 驱动方程: ; ; Q3 Q2

11、Q0/Y000001011111110100010101/1/1/1/1/0输出方程: 状态方程:; ; 状态转换图: 逻辑功能:是能够自启动的模5计数器。 35、分析下图所示电路的逻辑功能, 并计算该电路工作一个循环所需的时间,图中R1=R2=10千欧, C=0.1微法。四位同步二进制加法计数器4161功能表如下所示。CPS1S2工作状态×0×××清零10××预置数×1101保持(包括C)×11×0保持(C=0)1111计数36、有一个左移移位寄存器,当预先置入1011后,其串行输入固定接0,在4个移位

12、脉冲CP作用下,四位数据的移位过程是( A )。A.1011-0110-1100-10000000 B.1011-0101.1011-0111-111011011011 D.1011110111101111-111137、利用四位右移寄存器串行输入寄存1010,清零之后应首先输入 0 ,当输入三个数码(已发出3个寄存指令)时,电路(触发器自左至右)状态为 0100 。38、寄存器的功能是 暂存数据、地址、指令等信息 。例如在计算机中,需要它存储要参加运算的数据。39、 计数器 是对脉冲的个数进行计数,具有计数功能的电路。40、在N进制中,字符N的取值范围为:( D

13、 )A0 N B1 N C1 N -1 D0 N-141、Q0Q1Q2Q3D0D1D2D3RDLDQCCCT74161S1>S21A1A2A3A0B1B3B2B0I(A>B)I(A=B)I(A<B)A>BA=BA<BCT7485D3D2D1D01CP111试分析下图可变模计数器, CT74161的使能端为S1、S2,置位端LD为低电平有效,复位端为RD低电平有效。当时计数器的模值M为多少。(10分)42、电路如下图所示,试按给定的CP与S波形画出Q1及Q2的波形图(设触发器起始状态均为0)。(15分)J2K2Q2Q2RDJ1K1Q1Q1Q111CPSQ2RDCPS

14、1234Q1Q2解: (1)写出各输出表达式 CPQ2SQ1(2)画出波形 43、 如图所示时序电路。写出电路的驱动方程、状态方程,画出电路的状态转换图,说明电路的逻辑功能,并分析该电路能否自启动。 &专业班级: 姓 名: 学 号: D Q1 D Q2 D Q3 CP解:(1)这是一个同步时序逻辑电路的分析问题。先写驱动方程 再写状态方程 001Q1Q2Q3000100110011111101010(2)画状态转换图 可见:这是一个可以自启动的模五计数器电路。 44、分析下图TTL电路实现何种逻辑功能,其中X是控制端,对X=0,X=1分别分析,假定触发器的初始状态为Q2=1,Q1=1.

15、 并判断能否自启动。 解: 从图可知,X是控制端,CP是时钟脉冲输入端,该时序电路属于计数器.对其功能分析如下:1) 时钟方程CP1=CP2=CP,是同步工作方式.2) 驱动方程 代入特性方程中得状态方程 画状态转换图 X=0时, X=1时Q2Q1300111001Q2 由状态转换图可知,当X=0时,是同步三进制加法计数器; 当X=1时,是同步三进制减法计数器.无效状态Q2Q1=11在上述情况下只需一个CP就进入有效状态,因而能自启动.总之,该时序逻辑电路是同步三进制可逆计数器,并且能自启动。 45、试分析下图电路的功能。 74161同步加法计数器的功能表 输 入 输

16、 出 说 明 CP P T D C B AQ0 Q1 Q2 Q3× × × 0 × × × × × × × 1 0 × × D C B A1 1 0 × × × × ×1 1 × 0 × × × ×1 1 1 1 × × × ×1 0 × × 0 0 0 0 0 0 0 0 D C B A 保 持 保 持 计 数0 0

17、 0 0异步清零送 数同步置0解:由题目所给的电路可知:由12即1100作译码状态,可写出反馈函数, (1)确定计数状态5780123469101112其中,12这个状态不稳定,所以这是利用异步清零功能连成的12进制计数器。46、74LS192双时钟同步计数器(十进制),其功能表如表所示。其中CO 是进位输出、BO是借位输出。现用74LS192组成的计数器如图所示,分析是几进制计数器,写出详细分析过程。 RD CPU CPD D3 D2 D1 D0 Q3 Q2 Q1 Q01 × × × × × × × 0 0 0 00 0

18、× × A B C D A B C D0 1 1 × × × × 加计数0 1 1 × × × × 减计数0 1 1 1 × × × × 保 持 表 74LS192功能表Q3 Q2 Q1 Q0D3 D2 D1 D0 RD LDCOBOCPUCPD741921 0 0 0CPLD解: 由74LS192功能表可知,计数器是异步复位(高电平有效)和置数(低电平有效)的,它有两个时钟输入,一个执行加法计数,另一个执行减法计数,有效时钟都是负边沿,分别有负脉冲输出表

19、示进位或借位。所以图示电路实现预置数1000的减法计数,计数状态进入0000时产生借位信号(=0)并异步置数(Q3Q2Q1Q0=1000),“0000”为一过渡状态。列出状态转换表CP Q3Q2Q1Q00 1 0 0 01 0 1 1 12 0 1 1 03 0 1 0 14 0 1 0 05 0 0 1 16 0 0 1 07 0 0 0 18 ( 0 0 0 0 )异步置数状态表状态表如表所示,是一个八进制计数器。47、集成中规模4位同步二进制加法计数器74161的逻辑符号和功能表如下所示。(1)试用74LS161采用复位法(异步清零)或者置数法(同步置数)实现十二进制计数器。 (2)试用

20、它设计一个10进制计数器,要求画出状态转换图和电路图。 Q3Q2Q1Q0CP74LS161PTCOABCDLDCr 74161同步加法计数器的功能表 输 入 输 出 说 明 CP P T D C B AQ0 Q1 Q2 Q3× ×× 0 × × × × × × × 1 0 × × D C B A1 1 0 × × × × ×1 1 × 0 × × × ×1 1 1 1 

21、5; × × ×1 0 × × 0 0 0 0 0 0 0 0 D C B A 保 持 保 持 计 数0 0 0 0异步清零送 数同步置0(1)、解一:异步清零法解题要点:(1)确定计数状态5780123469101112由12即1100作译码状态,可写出反馈函数,如图。Q3Q2Q1Q0CP74LS161PTDCBALDCr&11COCP 解二同步置数法解题要点:(1)确定计数状态57801234691011由1110即1011产生置数信号,其反馈函数,所置的数0000。如图。 Q3Q2Q1Q0CP74LS161PTDCBALDCr&a

22、mp;11COCP(2) 、此题答案不唯一。 解:确定计数状态,画状态图 0000000110011000101000110111001001010110010087654231910当74LS161从0000开始顺序计数到1010时,与非门输出“0”,清零信号到来,异步清零。画出电路。 CR LD CTP CTT D3 D2 D1 D0Q3 Q2 Q1 Q0CO74LS161CPCP&“1”“1”“1”48、已知74LS163是具有同步置数、同步清零功能的4位2进制加法计数器。试用74LS163设计一个85进制加法计数器,要求采用反馈归零法。74LS163功能表输 入输 出 0 × × × × × × ×0000010××1111××××计数110××××××保持11×0×××××保持0解:(1)74LS163是具有同步置数、同步清零功能的4位2进制加法计数器。经分析,需要两片74LS163级联,计数范围是084,反馈状态从高位到低位依次为(0101 0100)2

温馨提示

  • 1. 本站所有资源如无特殊说明,都需要本地电脑安装OFFICE2007和PDF阅读器。图纸软件为CAD,CAXA,PROE,UG,SolidWorks等.压缩文件请下载最新的WinRAR软件解压。
  • 2. 本站的文档不包含任何第三方提供的附件图纸等,如果需要附件,请联系上传者。文件的所有权益归上传用户所有。
  • 3. 本站RAR压缩包中若带图纸,网页内容里面会有图纸预览,若没有图纸预览就没有图纸。
  • 4. 未经权益所有人同意不得将文件中的内容挪作商业或盈利用途。
  • 5. 人人文库网仅提供信息存储空间,仅对用户上传内容的表现方式做保护处理,对用户上传分享的文档内容本身不做任何修改或编辑,并不能对任何下载内容负责。
  • 6. 下载文件中如有侵权或不适当内容,请与我们联系,我们立即纠正。
  • 7. 本站不保证下载资源的准确性、安全性和完整性, 同时也不承担用户因使用这些下载资源对自己和他人造成任何形式的伤害或损失。

最新文档

评论

0/150

提交评论