一种单电源供电的十位双积分A_D转换器

1、高速、高精度和低功耗A/D转换器(ADC已经成为现代通讯和信号处理系统的关键部分。常见的A/D转换结构中,快闪式ADC能达到最快速度,然而功耗大,难以实现高精度;逐次逼近式ADC降低了功耗与面积,但是速度有限;-式ADC转换精度较高,速度却更低;流水线式ADC在速度和精度上有了较好改善,但处理变化很快的非周期模拟信号非常困难。虽然双积分A/D转换器速度和带宽都不高,在不要求高转换速率的应用环境(如数字电压表与数字测温仪中,却以其更低功耗、更小芯片面积、高精度和抗串模干扰强的优势占有重要地位。文献1采用一种新型的时间-数字转换技术,提高了积分式A/D转换器采样率,所以在低功耗的高能物理实验、医学

2、影像辐射传感器等领域亦显示出强大的生命力2。国内对双积分A/D转换器的研究,主要依靠单片机或CPLD控制外部元件来实现转换功能3,然而这种方式成本和功耗都较高、占用面积大、不符合便携式和SoC发展趋势。另一方面,传统片上双积分A/D转换器原理要求双电源供电,这不仅使芯片工艺更为昂贵、外围电路设计更为复杂,也增加了不必要的功耗。针对以上情况,研究中基于CMOS工艺,提出一种改进的双积分A/D转换器,通过采用2种模式积分的方法,实现了+5V单电源供电,获得较小系统功耗。1工作原理1.1传统双积分A/D转换器传统双积分A/D转换器结构如图1所示,主要由输入开关、积分器、比较器、逻辑控制、时钟产生器和

3、计数器组成。系统工作过程如下:最开始对积分器和计数器复位以后,积分器对输入信号V in在时间T1内进行积分,T1=2N T c(N为计数器位数,T c为时钟周期时,V0点电压达到峰值V p。然后输入开关接到负参考电平-V R,积分器反向积分,电容C开始放电,V0重新由V p回到一种单电源供电的十位双积分A/D转换器孙杰,龚敏,陈昶,邬齐荣(四川大学物理科学与技术学院微电子技术重点实验室,四川成都610064摘要:设计了一种改进的双积分A/D转换器,通过采取2种模式积分的方法实现了+5V单电源供电,克服了传统双积分A/D转换器需要双电源的弊端。重点考虑可处理输入信号范围以及功耗的优化,并使用栅压

4、自举开关保证了A/D转换的精度。整体电路设计基于CSMC0.5m2P3M CMOS工艺,使用Cadence Spectre进行仿真,在5V供电情况下达到10bit精度,转换速率>10Kb/s,输入电压范围达到05V,INL<1/2LSB,系统功耗2.636mW。关键词:双积分A/D转换器;单电源供电;低功耗中图分类号:TN431.1文献标识码:AAn individual power supplied10bit double-integral A/D converterSUN Jie,GONG Min,CHEN Chang,WU Qi Rong(Key Laboratory of

5、Micro-Electronics Technology,School of Physical Science and Technology,Sichuan University,Chengdu610064,ChinaAbstract:An improved double-integral A/D converter was designed.By using two modes of integration,a+5V individual power supply was realized to overcome the traditional ADCs shortcoming that n

6、eed double power.Foucusing on input signal range and power consumption optimization,while a gate voltage bootstrapped switch ultilized to ensures the ADCs precision.Design based on CSMC0.5m2P3M CMOS process.Simulating with Cadence Spectre shows10bit accuracy,conversion rate>10Kb/s,input voltage r

7、ange05V,INL<1/2LSB,system power dissipation2.636mW was achieved in the case of5V supply.Key words:double-integral A/D converter;individual power supply;low power consumption图1传统双积分A/D 转换器结构V in-V RR-+运放CV 0-+比较器逻辑控制计数器时钟图2改进后的双积分A/D 转换器结构V in R -+运放CV 0-+比较器V refV refS4S0V ref V dd GndS1S2S3计数器1计

8、数器2N9ClkCRP9数字译码CtrM1M2数字输出0V ,比较器输出跳变到1,控制计数器停止计数,输入信号被量化为2次积分时间之比。V in=V R T 2(11.2改进后的A/D 转换器通过以上原理描述可知,传统双积分A/D 转换器需要一个负参考电压进行反向积分,所以必须采取双电源供电。针对这一问题,设计改进后的双积分A/D 转换器如图2所示。图中,运算放大器与比较器的同向端电平接的都是正的V ref(本文取V ref=2.5V ,此电压可由一个带隙基准电路得到,对输入V in>V ref 的信号,比较器输出为高电平,与门M1导通而或非门M2关闭,时钟信号Clk 通过M1驱动计数器

9、1,开关S3控制Gnd 接入,积分器反向积分。这时数字输出是时钟周期T c 的倍数:T 2=V I -V ref 2N (2式中V I 是输入信号的积分均值,等式左边是T 2与T c 的比值即数字输出。当输入V in V ref ,或非门M2导通而与门M1关闭时,计数器2工作,开关S2控制V dd 接入,积分器反向积分,相应ADC 的数字输出为:T 2T c =V ref-V I V dd -V ref2N =V ref-V I V ref2N (当V ref=1/2V dd 时(3可以看到,改进后的A/D 转换器通过将输入信号V in 分成大于V ref 和小于等于V ref 的两类值,使积

10、分器分别向相反的方向积分,最终在计数器1和计数器2各自显示其结果,形成了2种积分模式,最终实现了对双积分ADC 的单电源供电。2电路实现由于双积分A/D 转换器应用于低速领域,因此图2中各部分电路的具体实现主要考虑保证精度,包括运算放大器、比较器、S1开关和数字译码模块。2.1运算放大器文中采用了传统的Miller 型电路对ADC 的输入信号进行积分,为了使ADC 能满摆幅处理输入信号,积分器中运放输入共模电压必须达到轨对轨,考虑到积分式ADC 高精度低速的应用环境,应着重提高运放增益,运放电路如图3所示4。图3中,输入管M13M16构成放大器的PMOS 和NMOS 差分互补输入管,使输入共模

11、电压达到轨对轨。M1M10管使用了3倍电流镜,实现了输入恒跨导。M28M31以及M38M41是放大器的共源共栅级,与输入管构成了折叠式共源共栅结构。M30管和M38管中插入了一个浮动电流源,它具有稳定静态电流的功能。放大器输出级采用AB 类结构,保证了在克服交越失真的情况下最大效率地利用电源。M33M35管保持M53和M55管栅极电压的恒定,而M52管和M53管则用来稳定输出电压。仿真表明,放大器输入共模范围05V ,低频增益达到130.59dB ,达到预期效果。2.2比较器比较器采用了将开环比较器和锁存比较器结合的综合型比较结构,这种结构在提高比较器精度的同时,也兼顾了速度的要求。电路分为预

12、放大级、正反馈级和输出缓冲级3部分,预放大级在将输入信号放大之后在第二级转化为电流驱动锁存器完成比较功能。设计比较器的主体电路结构如图4。图中V b1和V b2是偏置电压(偏置电路并未画出。M1M7构成了比较器预放大级,M2和M3管是有源负载,而M1、M4管,可以有效地提高第一级增益。第二级中M11管和M12管交叉互联形成了正反馈,实现了比较功能。第三级是一个自偏置差分放大器5和一个反相器的结合,其功能是将判断电路的输出信号转化为逻辑信号。数字输出2.3自举开关为了减小图2中输入信号V in变化对S1开关电阻的影响,S1采用了一种经常在采样保持电路中使用的栅压自举开关,并控制其电阻,从而提高积

13、分精度。文中自举开关S1在低电平时导通而高电平时断开。2.4数字译码模块数字译码模块的作用是选择2个计数器1和2中有效工作的一个数字输出,并将其译码,作为整个A/D 转换器的输出。3整体电路仿真采用CSMC0.5m CMOS工艺,电源为+5V,使用Cadence Spectre进行仿真验证。首先输入正弦波信号进行功能仿真。输入直流1.5V,交流幅度0.5V,5kHz的正弦波,图5列出了功能仿真时序。可以看到,当两次积分都结束以后,第三行显示的V0点电压回到2.5V(图中显示为487s时,A/D转换器的输出值为“010*”。双积分A/D转换器性能测试的方法和其他ADC并不相同。由于双积分A/D转

14、换器转换时间太长,其全码测试代价相当高。事实上,双积分A/D转换器拥有相当(下转第66页 (上接第62页优秀的DNL (积分非线性特性,而其INL (微分非线性却易受比较器和积分器线性的影响6。因此要关心双积分A/D 转换器的INL 特性,可采用文献6中5点INL 测试的方法,大致估计出本次设计中的A/D 转换器INL 误差为0.3LSB ,小于1/2LSB ,达到了精度的要求。仿照文献2,给出A/D 转换器小范围的仿真输入-输出特性如图6。从图中可以看出,设计得到了较好的输入电压和输出数字码之间的关系。与文献2相比,本文的INL 与DNL 特性均更好。仿真表明本文A/D 转换器功耗仅为2.6

15、36mW ,表1比较了不同类型ADC 的功耗。由表中比较看出,本文的双积分A/D 转换器相对其他几种ADC 结构有较大的功耗优势,并且随着本文方案扩展到更先进工艺时,这种优势会更大,因此更符合文章开头所述应用环境的要求。参考文献1DELAGNEC E ,BPETON D ,LUGIEZ F ,et al.A low posermulti-channed singhe pamp ADC with up to 3.2GH :Vir-tual Clock ,IEEE Trans.Nucl.Sci.,2007,54(10:1735-1742.2FUSAYASU T.A fast integrating

16、 ADC using precise time-to-digital conversion IEEE Nuclear Science Symposium Conference Record ,2007.1:302-304.3宋蕴兴,宋志卿,畅卫功,双向电压补偿式双积分A /D转换原理的研究J.仪器仪表学报,2005,26(9.4张强,李攀,田泽,等.高性能Rail-to-Rail 恒定跨导CMOS运算放大器J.微电子学与计算机,2008,25(3.5BAKER R J ,LI H W ,BOYCE D E.CMOS circuit Design ,Layout ,and simulation.

17、Piscataway ,NJ :IEEE Press ,1998,26.6BURNS M ,ROBERTS G W.An introduction to Mixed-Signal IC test and measurement ,Oxford University Press ,2001,12.7ISMAIL A ,ELMASRY M.A 6bit 1.6GS/s Low-Powerwideband flash ADC converter in 0.13m CMOS technol-ogy ,Solid-State Circuits ,IEEE Journal of Volume 43,Iss

18、ue 9,2008,43(9:1982-1990.8CAI Jun ,RAN Feng ,XU Mei Hua.IC Design of 2Ms/s10bit SAR ADC with low power.High Density packaging and Microsystem Integration ,2007.9JIANG R ,FIEZ T S.A 14bit delta-sigma ADC with 8×OSRand 4MHz conversion bandwidth in a 0.18m CMOSprocess.Solid-State Circuits ,IEEE Jo

19、urnal of Volume 39,Issue 1,2004(6:63-74.10YOO Sang Min ,PARK Jong Bum ,LEE Seung Hoon ,et al.A 2.5V 10b 120MS/s CMOS pipelined ADC based onMerged-Capacitor switching.IEEE transactions on circuits and systems-II :Express Briefs ,2004,51(5:269-275.(收稿日期:2009-09-28作者简介:孙杰,男,1986年生,硕士研究生,主要研究方向:超大规模集成电路设计。邬齐荣,男,1949年生,副教授,主要研究方向:超大规模集成电路设计和应用。龚敏