第二章21061结构

1、ADSP-2106x 系列器件系列器件的结构和功能的结构和功能nSHARC系列系列DSP简介简介nSHARC系列系列DSP的运算单元的运算单元n程序控制器程序控制器n寄存器寄存器n存储器组织存储器组织n片内集成的外部设备简介片内集成的外部设备简介一、一、SHARC系列系列 DSP简介简介多片处理器无需外部控制逻辑，就能无缝连接成一个高效的紧耦合（通过总线结构）或松耦合（通过链路结构）方式的并行多处理器系统。4套独立的总线，分别用于双数据存取、指令存取和输入输出接口PM和DM总线n内部存储器划分为： 程序存储区PM存储程序代码或者数据 数据存储区DM只能存储数据nPM区地址总线24位，16 M的

2、程序数据寻址空间nPM数据总线48位，存放48位字长指令或者32位数据，位于48位的高32位中nDM地址总线为32位，4G寻址空间（含外部空间）nDM数据总线40位宽，32位数据位于高32位中n4066MIPS、每条指令、每条指令1525ns、指令单周指令单周期执行期执行；n120198MFLOPS 的的峰值运算峰值运算能力，能力， 可维可维持持80132MFLOPS 的运算能力；的运算能力； (ADSP21262，200MIPS,5ns,1200MFLOPS)n两套地址产生器，支持两套地址产生器，支持循环寻址循环寻址和和位反序位反序寻址寻址；n有效的程序控制，支持无开销循环，单周有效的程序控

3、制，支持无开销循环，单周期循环设置；期循环设置；n32位单精度和位单精度和40位扩展精度位扩展精度IEEE浮点数据格浮点数据格式或式或32位定点数据格式；位定点数据格式；n片内集成了大容量的片内集成了大容量的SRAM（544K4Mbit）,有些还集成了有些还集成了ROM（21262集成了集成了4Mbit ROM）n多套多套DMA（Direct Memory Access）控制器）控制器n多个串行口；多个串行口；n多个链路口，每个链路口有多个链路口，每个链路口有4位数据线；位数据线；n标准标准IEEE JTAG 1149.1测试端口和在线仿真；测试端口和在线仿真；SHARC系列成员系列成员SHA

4、RC系列内部功能模块系列内部功能模块n32位浮点运算单元，包括乘法器、算术逻辑单位浮点运算单元，包括乘法器、算术逻辑单元、移位器；元、移位器；n数据寄存器堆：数据寄存器堆：R0R15（或者（或者F0F15）；）；n数据地址产生器：（数据地址产生器：（DAG1，DAG2）；）；n程序控制器及指令缓冲（程序控制器及指令缓冲（32级）；级）；n内部定时器（内部定时器（32位）；位）；n4Mbit双端口双端口SRAM；n外部存储器接口，外部存储器接口，32位地址，位地址，48位数据；位数据；n主机和多处理器接口；主机和多处理器接口； ADSP21061属于属于SHARC系列系列DSP，为，为QFP24

5、0封装，封装， 最高工作速率为最高工作速率为50MIPS数据格式概况数据格式概况定点数定点数n定点数的字长全部是定点数的字长全部是32位，有以下几种：位，有以下几种： 有符号整数有符号整数(SI) 无符号整数无符号整数(UI) 有符号小数有符号小数(SF) 无符号小数无符号小数(UF)注：若为有符号数，最高位（注：若为有符号数，最高位（D31）是符号位。）是符号位。定点数运算结果的约定定点数运算结果的约定n定点数的积定点数的积 两个两个32位定点数的积是位定点数的积是64位，存入寄存器位，存入寄存器Rx时只保留时只保留32位；位；n定点溢出处理定点溢出处理 饱和处理方式饱和处理方式 当正值溢出

6、时，结果取最大正数：当正值溢出时，结果取最大正数：0X7FFFFFFF 当负值溢出时，取最大负数：当负值溢出时，取最大负数：0X80000000 非饱和处理方式非饱和处理方式 直接从高直接从高32 位得到结果位得到结果n数据取整方法数据取整方法 接近接近0方式取整方式取整 接近数据自身值取整接近数据自身值取整 乘法器只能选择后一取整方式乘法器只能选择后一取整方式浮点数浮点数n32位单精度浮点数：符合位单精度浮点数：符合IEEE754/854标标准准 D31是符号位是符号位s,s=0是正数，是正数，s=1是负数是负数 D30D23是阶码是阶码e, 阶码值阶码值127-e（偏移）（偏移） D22D

7、0是尾数是尾数n 40位扩展精度的浮点数位扩展精度的浮点数 尾数比尾数比32位多位多8位位n 16 位短浮点数位短浮点数 1位符号位位符号位s 4位阶码位阶码e 11位尾数位尾数浮点数运算结果的处理原则浮点数运算结果的处理原则n尾数处理：尾数处理： 两个两个32位浮点数的和、差、积的尾数可能会超过位浮点数的和、差、积的尾数可能会超过23位，位，超过部分被舍弃；超过部分被舍弃； 两个两个40位浮点数的和、差、积的尾数可能会超过位浮点数的和、差、积的尾数可能会超过31位，位，超过部分也被舍弃；超过部分也被舍弃；n浮点运算浮点运算 40 位时，浮点运算单元读入位时，浮点运算单元读入40位数据，并将位

8、数据，并将40位结果送位结果送往往40位宽的寄存器。位宽的寄存器。 32位时，浮点运算单元接受位时，浮点运算单元接受32 位输入（低位输入（低8 位置位置0），），结果也只取高结果也只取高32 位，这与位，这与IEEE的的32 位标准浮点格式是统位标准浮点格式是统一的。一的。 乘积寄存器乘积寄存器MR用来存放定点数的积，其长用来存放定点数的积，其长度是度是80位。位。80位的定点乘积寄存器从高到低位的定点乘积寄存器从高到低分成分成3个寄存器：个寄存器：MR2、MR1、MR0。16位位32位位32位位乘法器特征乘法器特征n32 或者或者40-bit 浮点乘法器浮点乘法器40-bit 结果结果,

9、可以截断为可以截断为32 bit乘法器与乘法器与ALU联合实现单周期指令联合实现单周期指令MACn32-bit 定点乘法器定点乘法器n输入数据可以为整数或者小数输入数据可以为整数或者小数 64-bit 乘积乘积 80-bit 累加累加 支持单指周期令支持单指周期令MAC64位定点数乘积位定点数乘积带符号小数结果左移带符号小数结果左移1 位定点结果位定点结果定点数乘积的存放定点数乘积的存放n整数：整数：如果乘法器输入为整型定点数，结果放在如果乘法器输入为整型定点数，结果放在MR0（MR寄存器的低寄存器的低32 bit）中。）中。n小数：小数：两个输入操作数都是小数型定点有符号数，两个输入操作数都

10、是小数型定点有符号数，乘法器自动将结果左移乘法器自动将结果左移1位以去掉多余的符号位，位以去掉多余的符号位，相乘结果放在相乘结果放在MR1（MR寄存器的中间寄存器的中间32位）中。位）中。n传送到寄存器：传送到寄存器：当从当从MR2读取读取32 bit数据时，高数据时，高16bit符号扩展。当从符号扩展。当从MR2、MR1、MR0向向40 bit寄寄存器送数时，低存器送数时，低8 bit填填0。n传送到传送到MR：40 bit寄存器的高寄存器的高32 bit被写入。如果被写入。如果是写入到是写入到MR1，MR2作符号扩展，但写入到作符号扩展，但写入到MR0时，不进行符号扩展。时，不进行符号扩展

11、。定点数乘积的取舍处理n定点数取舍是针对小数类型; 取舍方法有两种： 加指令后缀SSF或者SSFR 使用取舍指令RND 可以按照最接近方式取舍； 可以按照接近0方式取舍；定点数乘积的饱和处理定点数乘积的饱和处理n设置饱和指令（设置饱和指令（SAT）后，当溢出（）后，当溢出（MV=1)时，乘积时，乘积MR取最大值；取最大值；n定点数的饱和值可以返回到定点数的饱和值可以返回到MR或者或者Rx寄存寄存器；器；4. 程序控制器程序控制器.地址产生器地址产生器(DAG1、DAG2)简化存储器操作简化存储器操作支持间接寻址支持间接寻址提供备用提供备用DAG寄存器寄存器支持双数据单周期存取支持双数据单周期存

12、取支持循环寻址方式支持循环寻址方式支持位反转寻址支持位反转寻址特点特点:地址产生器构成n DAG1 指向数据存储区DM，其中 变址寄存器Ix, x=07 地址修改寄存器Mx, x=07 基址寄存器Bx, x=07 循环长度寄存器Lx,x=07n DAG2 指向程序存储区PM 变址寄存器Ix, x=815 地址修改寄存器Mx, x=815 基址寄存器Bx, x=815 循环长度寄存器Lx,x=815N指令执行向程序存储器存数时，N2条指令正在取指令冲突解决冲突的办法：第一次取指冲突，必须等待一个周期，在下一个周期取出指令；指令入指令缓存，下一次出现冲突时，可并行取指和存取程序区数据。寄存器寄存器

13、n通用寄存器nI/O处理器(IOP)寄存器n存储器映射寄存器n中断控制寄存器通用寄存器n 数据寄存器:n 系统寄存器n 程序控制寄存器n 地址产生寄存器DAG1、DAG2n 总线交换寄存器PXn 定时器寄存器（ADSP-21065L除外）R0R15(F0F15),MR寄存器,计算使用用于控制系统,具有自己的位管理单元.包括系统模式控制寄存器、状态寄存器、中断管理寄存器、用户状态寄存器系统寄存器n系统模式控制寄存器系统模式控制寄存器 MODE1，MODE2 模式控制与状态寄存器模式控制与状态寄存器n状态寄存器状态寄存器 ASTAT 运算状态标志，位测试标志运算状态标志，位测试标志 STKY 运算

14、状态附加标志，堆栈状态标志运算状态附加标志，堆栈状态标志n中断管理寄存器中断管理寄存器 IRPTL 中断信号锁存寄存器中断信号锁存寄存器 IMASK 中断信号屏蔽中断信号屏蔽/使能寄存器使能寄存器 IMASKP 中断屏蔽指针，指向嵌套的中断中断屏蔽指针，指向嵌套的中断n用户状态寄存器用户状态寄存器 USTAT1，USTAT2 用户状态寄存器用户状态寄存器程序控制寄存器n PC程序计数器n PCSTK24位的PC栈顶地址（最高地址）n PCSTKPPC堆栈已用数n FADDR取指地址（只读）n DADDR译码地址（只读）n LADDR循环和终止地址堆栈（32位6）栈顶n CURLCNTR当前循环

15、计数器，LOOP计数器堆栈(32位 6）栈顶n LCNTR下一层Loop的循环计数值通用寄存器地址管理寄存器n地址产生器DAG1指向数据存储区DM,包括8套： I7I0DAG1变址寄存器 M7M0DAG1地址修改寄存器 L7L0DAG1循环寻址长度寄存器 B7B0DAG1循环寻址基址寄存器n地址产生器DAG2指向数据存储区PM,包括8套： I15I8DAG2变址寄存器 M15M8DAG2地址修改寄存器 L15L8DAG2循环寻址长度寄存器 B15B8DAG2循环寻址基址寄存器通用寄存器总线交换寄存器和定时器n总线交换寄存器总线交换寄存器器成PM和DM之间的数据交换：PX232位，PMDM总线交

16、换寄存器PXl l6位， PMDM总线交换寄存器PX（48位），PX2（高32位）：PX1（低16位）n定时器两个与32位定时器有关的寄存器：TPERIOD 定时器周期数TCOUNT 定时器计数器I/O处理器(IOP)寄存器n重要的IOP寄存器包括： SYSCON 系统设置寄存器 SYSTAT 系统状态寄存器 WAIT 等待寄存器 VIRPT 多处理器矢量中断寄存器存储器映射寄存器nDMACx DMA控制寄存器x=6，7，8，9nIIx，IMx，Cx，EIx，EMx，ECxDMA参数寄存器x=0，1，9nSTCTLx 串口发送控制寄存器x=0,1nSRCTLx 串口接收控制寄存器x=0,1nL

17、CTL 链路口缓冲控制寄存器nLCOM 链路口通用控制寄存器nLAR 链路口指定寄存器中断控制寄存器n中断处理32个中断源： 串行口和链路口收/发中断 DMA中断 多处理器/主机中断 3个外部引脚中断 定时器中断 堆栈溢出、循环寻址缓冲区溢出、运算溢出中断 用户定义的软中断6个中断优先级，中断可屏蔽可以选择中断嵌套中断向量表起始地址位0X20000*中断响应至少需要3个周期nMODE1 全局中断使能位IRPTEN 中断嵌套使能位NESTMn中断锁存寄存器IRPTL 每一位都表示一个中断源(32 Bit) 相应的位由中断控制器设置 每个指令周期中断服务子程序清除请求位 通过锁存器的位软件可以强制

18、/清除IRQs n中断屏蔽寄存器IMASK 所有的中断都是可屏蔽的（除了复位中断） 中断屏蔽指针寄存器IMASKP 在嵌套模式可以建立中断屏蔽缓存机制存储器组织存储器总线n片内存储器分成两块 BLOCK1(DM): DAG1用16位、32位、48位字长访问 BLOCK2(PM): DAG2用16位、32位、48位字长访问n三条内部总线与片内存储器相连 PM总线 DM总线 IO总线 在一个周期内三条总线都可以对片内存储器访问存储器空间划分n片内存储器空间 1M位 IOP寄存器 片内双端口RAM最大4M位，可以16/32位寻址 分成两块，PM存储区DM存储区n多处理器存储空间 最多6个处理器的内部

19、存储器空间实现互相访问n外部存储器空间 可以寻址4 G(232) 分成五组，BANK03,NONBANKEDADSP-21061存储器映射片内存储器的访问原则n指令始终按48位访问； SYSCON寄存器中的IMDW0位和IMDW1位定义两个片内存储块的寻址方式，当其为1时选定48位访问方式来执行40位访问，当其为0时，则为32 位访问方式n短字访问始终是16位；nPM对PX寄存器的访问为48 位（除非使用短字寻址）；nDM对PX寄存器的访问为40位（除非使用短字寻址）；n不能对同一物理地址既用32 位又用48 位方式访问。片内存储器的结构nADSP21061: 划分成8列，每列长度4Kn48

20、位指令需要3的整数倍列n32 位数据需要2的整数倍列16位短字寻址的物理空间和32位正常字寻址的物理空间是相同的，差别只是读写的字长不同。地址表示方法是32位字地址乘2（左移1位）就成了16 位地址，按16位方式取值结果正好是32位字的低16位，如果此16位地址加1就成了对应的高16位数地址。反之，16位短字地址除2（右移1位）就对应了32位正常字地址。多处理器存储空间nSHARC系列支持多达6片的多片总线共享连接n由标识码管脚（ID20）设编号：001B110Bn当PMDM总线指向其自身所处的存储空间时，指令数据的访问表现为片内访问。n当指向其它DSP所在存储空间时，表现为多处理器存储共享形

21、式。n当指向片外存储器时，则为片外存储访问。片外存储器和总线n外部总线接口：l 32位地址线l 48位数据线l 当访问32位数据时，使用48位数据总线的高32位l DM总线用DAG1产生32位地址，有4G寻址空间l PM用DAG2只寻址片内和外部存贮器的低12M空间。l I/O总线能访问除IOP映射和保留空间外的全部存储空间。n外部存储空间分成了五个组： 组0、组1、组2、组3和无分组空间 前四组空间内部译码为信号线/MS0 、/MS1 、/MS2 、/MS3作片选来选通。六、片内集成的外围设备SHARC系列主机接口的特点n低的硬件和软件开销n提供有效的与16位和32位微处理器的接口n直接访问处理器内部的SRAMn直接访问处理器内部的IOP 寄存器n2个DMA 通道n