数电实验实验报告

1、数电实验实验报告 数字电路实验报告 实验一 组合逻辑电路分析 一. 试验用集成电路引脚图 74ls00 集成电路 74ls20 集成电路 四 2 输入与非门 双 4 输入与非门 二. 实验内容 1、实验一 x12.5 v abcdu1a74ls00nu2a74ls00nu3a74ls00n逻 辑 指 示 灯 ： 灯 亮 表 示 “1”， 灯 灭 表 示 “0”abcd按 逻 辑 开 关 ， “1”表 示 高 电 平 ， “0”表 示 低 电 平 自拟表格并记录: a b c d y a b c d y 0 0 0 0 0 1 0 0 0 0 0 0 0 1 0 1 0 0 1 0 0 0 1

2、0 0 1 0 1 0 0 0 0 1 1 1 1 0 1 1 1 0 1 0 0 0 1 1 0 0 1 0 1 0 1 0 1 1 0 1 1 0 1 1 0 0 1 1 1 0 1 0 1 1 1 1 1 1 1 1 1 2、实验二 密码锁得开锁条件就是:拨对密码,钥匙插入锁眼将电源接通,当两个条件同时满足时,开锁信号为“1”,将锁翻开。否那么,报警信号为“1”,那么接通警铃。试分析密码锁得密码 abcd就是什么？ u1a74ls00du1b74ls00du1c74ls00du1d74ls00du2a74ls00du2b74ls00du2c74ls00du3a74ls20dx12.5 v

3、 x22.5 v vcc5vad abcd 接逻辑电平开关。 最简表达式为:x1=abcd 密码为: 1001 表格为: a b c d x1 x2 a b c d x1 x2 0 0 0 0 0 1 1 0 0 0 0 1 0 0 0 1 0 1 1 0 0 1 1 0 0 0 1 0 0 1 1 0 1 0 0 1 0 0 1 1 0 1 1 0 1 1 0 1 0 1 0 0 0 1 1 1 0 0 0 1 0 1 0 1 0 1 1 1 0 1 0 1 0 1 1 0 0 1 1 1 1 0 0 1 0 1 1 1 0 1 1 1 1 1 0 1 三、实验体会: : 1、分析组合逻辑电

4、路时,可以通过逻辑表达式,电路图与真值表之间得相互转换来到达实验所要求得目得。 2、这次试验比拟简单,熟悉了一些简单得组合逻辑电路与芯片 ,与使用仿真软件来设计与构造逻辑电路来求解。 实验二 组合逻辑实验( 一) 半加器与全加器 一. 实验目得 1. 熟悉用门电路设计组合电路得原理与方法步骤 二. 预习内容 1. 复习用门电路设计组合逻辑电路得原理与方法步骤。 2. 复习二进制数得运算。 3. 用“与非门”设计半加器得逻辑图。 4. 完成用“异或门”、“与或非”门、“与非”门设计全加器得逻辑图。 5. 完成用“异或”门设计得 3 变量判奇电路得原理图。 三. 元件参考 依次为 74ls283、

5、74ls00、74ls51、74ls136 其中 74ls51:y=(ab+cd),74ls136:y=a?b(oc 门) 四. 实验内容 1. 用与非门组成半加器,用或非门、与或非门、与非门组成全加器(电路自拟) u1nor2u2nor2u3nor2u4nor2u5nor2s c 半加器 u1a74ls136du1b74ls136du2c74ls00dr11kr21kvcc5vu3a74ls51d81121391011j1key = aj2key = bj3key = csi2.5 v ci2.5 v 全加器 被加数 a i 0 1 0 1 0 1 0 1 加数 b i 0 0 1 1 0

6、0 1 1 前级进位 c i1 0 0 0 0 1 1 1 1 与 s i 0 1 1 0 1 0 0 1 新进位 c i 0 0 0 1 0 1 1 1 2. 用异或门设计 3 变量判奇电路,要求变量中 1 得个数为奇数就是,输出为 1,否那么为 0、 vcc5vj1key = aj2key = bj3key = cu1a74ls136du1b74ls136dr11kx12.5 v 3 变量判奇电路 输入 a 0 0 0 0 1 1 1 1 输入 b 0 0 1 1 0 0 1 1 输入 c 0 1 0 1 0 1 0 1 输出 l 0 1 1 0 1 0 0 1 3. “74ls283”全

7、加器逻辑功能测试 测试结果填入下表中: 被加数 a 4 a 3 a2a 1 0111 1001 加数 b 4 b 3 b 2 b 1 0001 0111 前级进位 c 0 0 或 1 0 或 1 与 s 4 s 3 s 2 s 1 1000 1001 0000 0001 新进位 c 4 0 0 1 1 五. 实验体会: 1、通过这次实验,掌握了熟悉半加器与全加器得逻辑功能 2、这次实验得逻辑电路图比拟复杂,涉及了异或门、与或非门、与非门三种逻辑门,在接线时应注意不要接错。各芯片得电源与接地不能忘记接。 实验三 组合逻辑实验( 二) 数据选择器与译码器得应用 一. 实验目得 熟悉数据选择器与数据

8、分配器得逻辑功能与掌握其使用方法 二. 预习内容 1. 了解所有元器件得逻辑功能与管脚排列 2. 复习有关数据选择器与译码器得内容 3. 用八选一数据选择器产生逻辑函数 l=abc+abc+abc+abc 与 l=a?b?c 4. 用 3 线8 线译码器与与非门构成一个全加器 三. 参考元件 数据选择器 74ls151,38 线译码器 74ls138、 四. 实验内容 1、数据选择器得使用: 当使能端 en=0 时,y 就是 a 2 ,a 1 ,a 0 与输入数据 d 0 d 7 得与或函数,其表达式为: y= (表达式 1) 式中 m i 就是 a 2 ,a 1 ,a 0 构成得最小项,显然

9、当 d i =1 时,其对应得最小项 m i 在与或表达式中出现。当 d i =0 时,对应得最小项就不出现。利用这一点,不难实现组合电路。 将数据选择器得地址信号a 2 ,a 1 ,a 0 作为函数得输入变量,数据输入d 0 d 7 作为控制信号,控制各最小项在输出逻辑函数中就是否出现,就是能端 en 始终保持低电平,这样,八选一数据选择器就成为一个三变量得函数产生器。 用八选一数据选择器 74ls151 产生逻辑函数 将上式写成如下形式:l=m 1 d 1 +m 3 d 3 +m 6 d 6 +m 7 d 7 该式符合表达式 1 得标准形式,显然 d 1 、d 3 、d 6 、d 7 都应

10、该等于 1,二式中没有出现得最小项 m 0 、m 2 、m 4 、m 5 ,它们得控制信号 d 0 、d 2 、d 4 、d 5 都应该等于 0。由此可画出该逻辑函数产生器得逻辑图。 l=abc+abc+abc+abc 用八选一数据选择器 74ls151 产生逻辑函数 根据上述原理自行设计逻辑图,并验证实际结果。 u174ls151dw6d04d13d22d31d415d514d613d712a11c9b10y5g7vcc5vx12.5 v j1key = aj2key = bj3key = c 2、3 线8 线译码器得应用 用 3 线8 线译码器 74ls138 与与非门构成一个全加器。写出

11、逻辑表达式并设计电路图,验证实际结果。 u174ls138dy015y114y213y312y411y510y69y77a1b2c3g16g2a4g2b5u2a74ls20du2b74ls20dj1key = aj2key = bj3key = cvcc5v x12.5 v x22.5 v 3、扩展内容 用一片 74ls151 构成 4 变量判奇电路 u174ls151dw6d04d13d22d31d415d514d613d712a11c9b10y5g7j1key = dj2key = aj3key = bj4key = cu2a7404nvcc5vx12.5 v 五、实验体会 1、数据选择器

12、用来对数据进行选择,特别选择适用于函数得别离,就是比拟常用得组合逻辑器件;译码器用于数据得编码与译码中,也就是较常用得逻辑器件。 2、集成得组合逻辑电路也就是有简单得门电路组合而成,可以根据对逻辑电路得连接,集成得逻辑器件之间可以相互转化,功能也进行了扩展了。 实验四: 触发器与计数器 一、 实验目得 1、 熟悉 jk 触发器得根本逻辑功能与原理。 2、 了解二进制计数器工作原理。 3、 设计并验证十进制,六进制计数器。 二、 预习内容 1、 复习有关 rs 触发器,jk 触发器,d 触发器得内容。 触发器就是构成时序逻辑电路得根本逻辑单元,具有记忆、存储二进制信息得功能。 从功能上瞧,触发器

13、可分为 rs、d、jk、t、t等几种类型。上述几种触发器虽然功能不同,但相互之间可以转换。边沿触发器就是指,只有在时钟脉冲信号 cp 得上升沿或者就是下降沿到来时,接收此刻得输入信号,进行状态转换,而在其它任何时候输入信号得变化都不会影响到电路得状态。 2、 预习有关计数器得工作原理。 统计输入脉冲个数得过程计数。能够完成计数工作得电路成为计数器。计数器得根本功能就是统计时钟脉冲得个数,即实现计数操作,也用于分频、定时、产生节拍脉冲等。计数器得种类很多,根据计数脉冲引入方式得不同,将计数器分为同步计数器与异步计数器;根据计数过程中计数变化趋势,将计数器分为加法计数器、减法计数器、可逆计数器;根

14、据计数器中计数长度得不同,可以将计数器分为二进制计数器与非二进制计数器(例如十进制、n 进制)。 二进制计数器就是构成其她各种计数器得根底。按照计数器中计数值得编码方式,用 n 表示二进制代码,n 表示状态位,满足 n=2“得计数器称作二进制计数器。74ls161d就是常见得二进制加法同步计数器 3、 用触发器组成三进制计数器。设计电路图。 4、 用 74 ls 163 与与非门组成四位二进制计数器,十进制计数器,六进制计数器。设计电路图。 三、 参考元件 74ls00 74ls107 74ls74 74ls163 四、实验内容 1、rs 触发器逻辑功能测试 u1a74ls00du1b74ls

15、00dvcc5vj1key = rj2key = sx12.5 v x22.5 v rs 触发器 r s q 触发器电位 0 1 0 1 0 1 0 1 0 1 1 1 0 0 不确定 0 0 不变 不变 保持 2、74ls163 得逻辑功能测试 u174ls163dqa14qb13qc12qd11rco15a3b4c5d6enp7ent10load2clr1clk9v1100 hz 5 v u2a74ls00dvcc5vgndx12.5 v x22.5 v x32.5 v x42.5 v 74ls163 得逻辑功能表如下 输入 输出 ct p ct t cp d 0 d 1 d 2 d 3

16、q 0 q 1 q2 q 3 0 x x x x x x x 0 0 0 0 1 0 x x d 0 d 1 d 2 d 3 d 0 d 1 d 2 d 3 1 1 1 1 x x x x 计数 1 1 0 x x x x x 保持 1 1 x 0 x x x x 保持 3、用 74ls163 组成六进制计数器 u1a74ls00du274ls163dqa14qb13qc12qd11rco15a3b4c5d6enp7ent10load2clr1clk9vcc5vu3dcdhexv150 hz 5 v 输出 qa qb qc qd 从 0000 逐渐增 1 直至 0101,此时 qa=1,qc=

17、1,经过与非门后为低电平,输入至 clr 同步清零,又开始了下一轮得计数。故计数范围为 00000101,为六进制计数器。 4、用 74ls163 组成十进制计数器 u174ls163dqa14qb13qc12qd11rco15a3b4c5d6enp7ent10load2clr1clk9u2a74ls00du3dcdhexv150 hz 5 v vcc5v 输出qa qb qc qd 从0000逐渐增1直至1001,此时qa=1,qd=1,经过与非门后为低电平,输入至clr同步清零,又开始了下一轮得计数。故计数范围为00001001,为十进制计数器。 1、 用 74ls163 组成六十进制计数

18、器 u174ls163dqa14qb13qc12qd11rco15a3b4c5d6enp7ent10load2clr1clk9u2a74ls00du3dcdhexv1100 hz 5 v vcc5vu474ls163dqa14qb13qc12qd11rco15a3b4c5d6enp7ent10load2clr1clk9u5a74ls00du6dcdhex 五、实验体会: 这次试验熟悉了计数器、译码器、显示器等器件得使用方法,学会用它们组成具有计数、译码、显示等综合电路,并了解它们得工作原理。利用常用计数器通过设计可以实现非常用进制计数器,一般有同步与异步两种不同得方案,同时也可以采用清零与预置

19、数来到达归零得目得。 实验 五 555 集成定时器 一. 实验目得 熟悉与使用 555 集成定时器 二. 实验内容 1、555 单稳电路 1） 按图连接,组成一个单稳触发器 2） 测量输出端,控制端得电位与理论计算值比拟 3） 用示波器观察输出波形以及输出电压得脉宽。tw=rcln3=1、1rc a1555virtualgnddisout rstvccthrcontrir15.1kc19.7?fvcc5vv11khz 5 v xsc1abext trig+ 2.555 多谐振荡器 1)按图接线,组成一个多谐振荡器 输出矩形波得频率为:f=1、43/(r 1 +2r 2 ) 2)用示波器观察波形

20、 a1555virtualgnddisout rstvccthrcontrir1100kr210kvcc5vc1270pfxsc1abext trig+ 通过示波器观察到输出波形为脉冲波 3、接触开关 按图接线,构成一个接触开关,摸一下触摸线,led 亮一秒 a1555virtualgnddisout rstvccthrcontrivcc5vr1100kr21kc10.1?fc247?fc30.05?fled1 三. 实验体会 本次实验就是关于 555 集成定时器以及它构建得触发器与振荡器。555 定时器在逻辑电路中用得非常广泛,可以由它产生各种各样得脉冲波形,一般作为信号源来使用。 实验六

21、数字秒表 一. 实验目得: 1、了解数字计时装置得根本工作原理与简单设计方法。 2、熟悉中规模集成器件与半导体显示器得使用。 3、了解简单数字装置得调试方法,验证所设计得数字秒表得功能。 二. 实验元件: 集成元件:555 一片,74ls163 一片,74ls248 两片,led 两片,74ls00 两片。 二极管 in4148 一个,电位器 100k 一个,电阻,电容。 三. 实验内容: 1、实验原理框图 秒信号发生器用 555 定时器构建多谐振荡电路而成 六十进制计数器用两块 74ls163 组成 译码电路由 74ls148 组成 数码显示由 led 组成。 2、 设计内容及要求 用上述元器件设计一个数字秒表电路,电路包含秒脉冲发生器、计数、译码,显示 00至 5