第6章_C55x的片上外设

1、1本章内容提要本章内容提要n时钟发生器时钟发生器n通用定时器通用定时器n通用通用I/O口（口（GPIO）n外部存储器接口（外部存储器接口（EMIF）n多通道缓冲串口多通道缓冲串口(McBSP)n模数转换器（模数转换器（ADC）n看门狗定时器（看门狗定时器（Watchdog）nI2C模块模块第第6章章 C55x的片上外设的片上外设26.1 时钟发生器时钟发生器n 时钟发生器概况时钟发生器概况n 时钟工作模式时钟工作模式n CLKOUTCLKOUT输出输出n 使用方法使用方法36.1.1 时钟发生器概况时钟发生器概况l 作用：从作用：从CLKIN引脚接收输入时钟信号，将其变换为引脚接收输入时钟信号

2、，将其变换为CPU及外设需要的工作时钟。及外设需要的工作时钟。工作时钟经过分频通过工作时钟经过分频通过引脚引脚CLKOUT输出输出内有一个数字锁相环内有一个数字锁相环（DPLL）和一个时钟模式）和一个时钟模式寄存器（寄存器（CLKMD）6.1 时钟发生器时钟发生器46.1.2 时钟工作模式时钟工作模式l三种工作模式三种工作模式:u旁路模式（旁路模式（BYPASS） PLL被旁路掉，被旁路掉，分频模式分频模式，降低功耗。，降低功耗。u锁定模式（锁定模式（LOCK）uIdle模式模式6.1 时钟发生器时钟发生器5(1)旁路模式（旁路模式（BYPASS）设置：寄存器设置：寄存器CLKMD 中的中的P

3、LL ENABLE=0， PLL对输入时钟信号进行分频。对输入时钟信号进行分频。 分频值由分频值由BYPASS DIV确定：确定：uBYPASSDIV=00，1分频分频uBYPASSDIV=01，2分频分频uBYPASSDIV=1x，4分频分频6.1 时钟发生器时钟发生器6(2) 锁定模式（锁定模式（LOCK）l设置设置PLL ENABLE=1，PLL启动，进入锁相启动，进入锁相过程，直到锁定。锁定之前处于旁路模式。过程，直到锁定。锁定之前处于旁路模式。 PLL MULT锁定模式下的锁定模式下的PLL倍频值，倍频值，1 31输入频率1DIV PLLMULT PLL输出频率6.1 时钟发生器时钟

4、发生器PLL DIV锁定模式下的锁定模式下的PLL分频值，分频值，0 37(3) Idle模式模式l加载加载Idle配置，时钟发生器进入配置，时钟发生器进入Idle模式模式lIdle模式时，输出时钟停止，引脚被拉为高电平。模式时，输出时钟停止，引脚被拉为高电平。6.1 时钟发生器时钟发生器86.1.3 CLKOUT输出输出 对外提供对外提供CLKOUT信号信号lCLKOUT的频率由的频率由系统寄存器（系统寄存器（SYSR）中的中的CLKDIV确定确定u当当CLKDIV=000b时，时，CLKOUT频率频率=CPU时钟频率时钟频率u当当CLKDIV=001b时，时，CLKOUT频率频率=CPU时

5、钟频率时钟频率/2u当当CLKDIV=010b时，时，CLKOUT频率频率=CPU时钟频率时钟频率/3u当当CLKDIV=011b时，时，CLKOUT频率频率=CPU时钟频率时钟频率/4u当当CLKDIV=100b时，时，CLKOUT频率频率=CPU时钟频率时钟频率/5u当当CLKDIV=101b时，时，CLKOUT频率频率=CPU时钟频率时钟频率/6u当当CLKDIV=110b时，时，CLKOUT频率频率=CPU时钟频率时钟频率/7u当当CLKDIV=111b时，时，CLKOUT频率频率=CPU时钟频率时钟频率/86.1 时钟发生器时钟发生器96.1.4 使用方法使用方法l配置配置CLKMD

6、，设定时钟发生器的工作模式和输出频率设定时钟发生器的工作模式和输出频率l注意设定值及各因素对注意设定值及各因素对PLL的影响的影响(1) 省电（省电（Idle）当时钟发生器当时钟发生器退出省电状态退出省电状态时，时，PLL自动切换到旁路自动切换到旁路模式，跟踪锁定，锁定后返回到锁定模式模式，跟踪锁定，锁定后返回到锁定模式时钟模式寄存器中的位时钟模式寄存器中的位IAI：uIAI =0: PLL按照与进入按照与进入Idle状态之前的设置进行锁定。状态之前的设置进行锁定。uIAI =1: PLL重新初始化进行锁定过程。重新初始化进行锁定过程。6.1 时钟发生器时钟发生器10(2) DSP复位复位 复

7、位之后，复位之后，PLL工作于旁路模式工作于旁路模式.uCLKMD引脚引脚为低电平，输出频率为低电平，输出频率=输入频率输入频率uCLKMD引脚引脚为高电平，输出频率为高电平，输出频率=输入频率输入频率/2。 注意：注意：5509A无无CLKMD引脚！引脚！6.1 时钟发生器时钟发生器11(3)失锁失锁l锁相环对输入时钟跟踪锁定之后，可能会由于其他原因使锁相环对输入时钟跟踪锁定之后，可能会由于其他原因使其其输出时钟发生偏移输出时钟发生偏移，导致失锁。，导致失锁。l失锁后，失锁后，PLL由时钟模式寄存器中的由时钟模式寄存器中的IOB位确定。位确定。uIOB=0: 时钟发生器不中断时钟发生器不中断

8、PLL，PLL继续输出时钟。继续输出时钟。uIOB=1: 时钟发生器切换到旁路模式，重新开始时钟发生器切换到旁路模式，重新开始PLL锁锁 相过程。相过程。6.1 时钟发生器时钟发生器12表表6-1 时钟模式寄存器时钟模式寄存器CLKMD（1）位位字字 段段说说 明明15Rsvd保留保留14IAI退出退出Idle状态后，决定状态后，决定PLL是否重新锁定是否重新锁定0 PLL锁定，与进入锁定，与进入Idle状态之前的过程相同状态之前的过程相同1 PLL将重新开始锁相过程将重新开始锁相过程13IOB处理失锁处理失锁0 时钟发生器不中断时钟发生器不中断PLL，PLL继续输出时钟继续输出时钟1 时钟发

9、生器切换到旁路模式，重新开始时钟发生器切换到旁路模式，重新开始PLL锁锁相过程相过程12TEST必须保持为必须保持为0117PLL MULT锁定模式下的锁定模式下的PLL倍频值，倍频值，2316.1 时钟发生器时钟发生器13表表6-1 时钟模式寄存器时钟模式寄存器CLKMD（2）位位字字 段段说说 明明65PLL DIV锁定模式下的锁定模式下的PLL分频值，分频值，034PLL ENABLE使能或关闭使能或关闭PLL0 关闭关闭PLL，进入旁路模式，进入旁路模式1 使能使能PLL，进入锁定模式，进入锁定模式32BYPASS DIV旁路下的分频值旁路下的分频值00 一分频一分频01 二分频二分频

10、10或或11 四分频四分频1BREAKLNPLL失锁标志失锁标志0 PLL已经失锁已经失锁1 锁定状态或有对锁定状态或有对CLKMD寄存器的写操作寄存器的写操作0LOCK锁定模式标志锁定模式标志0 旁路模式旁路模式1 锁定模式锁定模式6.1 时钟发生器时钟发生器146.2 通用定时器通用定时器n定时器概况定时器概况n工作原理工作原理n定时器使用要点定时器使用要点n定时器应用实例定时器应用实例156.2.1 定时器概况定时器概况lC55x 芯片提供两个定时器芯片提供两个定时器u两个两个20位的定时器位的定时器l定时器组成（两部分）：定时器组成（两部分）：u预定标计数寄存器（预定标计数寄存器（PS

11、C）, 4位位u主计数器（主计数器（TIM）, 16位位l寄存器寄存器:u计数寄存器（计数寄存器（PSC，TIM）u周期寄存器（周期寄存器（TDDR，PRD）: 在定时器初始化或定时值重新装入过程中，将周期寄存在定时器初始化或定时值重新装入过程中，将周期寄存器的内容复制到计数寄存器中器的内容复制到计数寄存器中6.2 通用定时器通用定时器16图图6-2 定时器结构框图定时器结构框图6.2 通用定时器通用定时器6.2.2 工作原理工作原理工作模式选择位工作模式选择位字段字段FUNC17l定时器的工作时钟定时器的工作时钟uDSP内部的内部的CPU时钟时钟u引脚引脚TIN/TOUT6.2 通用定时器通

12、用定时器由定时器控制寄存器（由定时器控制寄存器（TCR）中）中的字段的字段FUNC确定。确定。l工作原理：工作原理： 预定标计数寄存器（预定标计数寄存器（PSC）由输入时钟驱动，每个输入时钟）由输入时钟驱动，每个输入时钟PSC减减1 ; 当其减到当其减到0时，时，TIM减减1，当，当TIM减到减到0，定时器向，定时器向CPU发送一个中断请求（发送一个中断请求（TINT）或向）或向DMA控制器发送同步事件。控制器发送同步事件。l定时器发送中断信号或同步事件信号的频率：定时器发送中断信号或同步事件信号的频率： 1PRD1TDDRTINT输入时钟频率频率18 定时器预定标寄存器定时器预定标寄存器 P

13、RSC位位字字 段段数数 值值说说 明明1510Rsvd保留保留96PSC0hFh预定标计数寄存器预定标计数寄存器54Rsvd保留保留30TDDR0hFh当当PSC重新装入时，将重新装入时，将TDDR的内的内容复制到容复制到PSC中中6.2 通用定时器通用定时器 主计数寄存器主计数寄存器 TIM位位字字 段段数数 值值说说 明明150TIM0000hFFFFh主计数寄存器主计数寄存器 主周期寄存器主周期寄存器 PRD位位字字 段段数数 值值说说 明明150PRD0000hFFFFh主周期寄存器。当主周期寄存器。当TIM必须重新装必须重新装入时，将入时，将PRD的内容复制到的内容复制到TIM中中

14、定时器定时器4个寄存器个寄存器19表表6-5 定时器控制寄存器定时器控制寄存器 TCR(1)位位字字 段段数数 值值说说 明明15IDLEEN01定时器的定时器的Idle使能位。使能位。定时器不能进入定时器不能进入idle状态状态如果如果idle状态寄存器中的状态寄存器中的PERIS=1，定时器进，定时器进入入idle状态状态14INTEXT01时钟源从内部切换到外部标志位时钟源从内部切换到外部标志位定时器没有准备好使用外部时钟源定时器没有准备好使用外部时钟源定时器准备使用外部时钟源定时器准备使用外部时钟源13ERRTIM01定时器错误标志定时器错误标志没有监测到错误，或没有监测到错误，或ER

15、RTIM已被读取，已被读取，在写在写FUNC bit时检测出错误时检测出错误1211FUNCFUNC=00bFUNC=01bFUNC=10bFUNC=11b定时器工作模式选择位定时器工作模式选择位TIN/TOUT为为高阻态高阻态，时钟源是内部，时钟源是内部CPU时钟时钟TIN/TOUT为定时器为定时器输出输出，时钟源是内部，时钟源是内部CPU时钟时钟TIN/TOUT为为通用输出通用输出，引脚电平反映的是，引脚电平反映的是 DATOUT位的值位的值TIN/TOUT为定时器为定时器输入输入，时钟源是外部时钟，时钟源是外部时钟6.2 通用定时器通用定时器20 定时器控制寄存器定时器控制寄存器 TCR

16、(2)位位字字 段段数数 值值说说 明明10TLB01定时器装载位定时器装载位TIM、PSC不装载不装载将将PRD、TDDR分别复制到分别复制到TIM、PSC中中9SOFT在调试中遇到断点时定时器的处理方法在调试中遇到断点时定时器的处理方法8FREE76PWID00011011定时器输出脉冲的宽度定时器输出脉冲的宽度1个个CPU时钟周期时钟周期2个个CPU时钟周期时钟周期4个个CPU时钟周期时钟周期8个个CPU时钟周期时钟周期5ARB01自动重装控制位自动重装控制位非自动重装（非自动重装（ TIM减到减到0，不再计数），不再计数）每次每次TIM减为减为0，PRD装入装入TIM中，中，TDDR装

17、入装入PSC中中6.2 通用定时器通用定时器21表表6-5 定时器控制寄存器定时器控制寄存器 TCR(3)位位字字 段段数数 值值说说 明明4TSS 0 1定时器停止状态位定时器停止状态位启动定时器启动定时器停止定时器停止定时器3C/P 0 1定时器输出时钟定时器输出时钟/脉冲模式选择脉冲模式选择输出脉冲。脉冲宽度由输出脉冲。脉冲宽度由PWID定义，极性定义，极性POLAR定义定义输出时钟。引脚上信号的占空比为输出时钟。引脚上信号的占空比为50%。2POLAR 0 1时钟输出极性位时钟输出极性位正极性正极性负极性负极性1DATOUT 0 1当当TIN/TOUT为通用输出引脚时，控制引脚电平。为

18、通用输出引脚时，控制引脚电平。低电平低电平高电平高电平0Rsvd0保留保留6.2 通用定时器通用定时器226.2.3 定时器使用要点定时器使用要点(1)初始化定时器初始化定时器（1）停止计时（）停止计时（TSS=1） 使能定时器使能定时器自动装载自动装载 （TLB=1）（2）将预定标计数器周期数写入）将预定标计数器周期数写入TDDR（3）将主计数器周期数装入）将主计数器周期数装入PRD（4）关闭定时器）关闭定时器自动装载自动装载（TLB=0） (5) 使能使能自动自动重重装装载载控制位（控制位（ARB=1) (6) 启动计时（启动计时（TSS=0） 6.2 通用定时器通用定时器23(2) DS

19、P复位后定时器寄存器的值复位后定时器寄存器的值l停止定时（停止定时（TSS=1）l预定标计数器值为预定标计数器值为0l主计数器值为主计数器值为FFFFhl定时器不进行自动定时器不进行自动重重装载（装载（ARB=0）lIDLE指令不能使定时器进入省电模式指令不能使定时器进入省电模式l仿真时遇到软件断点定时器立即停止工作仿真时遇到软件断点定时器立即停止工作lTIN/TOUT为高阻态，时钟源是内部时钟（为高阻态，时钟源是内部时钟（FUNC=00b）6.2 通用定时器通用定时器246.2.4 定时器应用实例定时器应用实例 例例6-1 在在TIN/TOUT引脚上产生一个引脚上产生一个2MHz的时钟，的时

20、钟， 假定假定DSP的的CPU时钟为时钟为200MHz。l要点：要点：uTIN/TOUT引脚配置为定时器输出，引脚配置为定时器输出，FUNC设置为设置为01 u引脚工作在时钟模式，引脚工作在时钟模式，C/P设置为设置为1 uTIN/TOUT的极性为默认的的极性为默认的0 (正极性）正极性）u每当计数器减为每当计数器减为0时，引脚的电平翻转一次。时，引脚的电平翻转一次。 将将CPU的时钟频率除以的时钟频率除以100倍，每个高电平和低电平周期内的计倍，每个高电平和低电平周期内的计数为数为50u设置自动重装入（设置自动重装入（ARB=1），使每次计数器减为），使每次计数器减为0时，自动装入时，自动装

21、入计数值，并重新开始计数计数值，并重新开始计数u将将TCR中的中的IDLEEN bit清清0，计时器不进入，计时器不进入idle状态。状态。6.2 通用定时器通用定时器25;*;定时器寄存器地址定时器寄存器地址;*TIM0 .set 0 x1000 ;TIMER0计数寄存器计数寄存器PRD0 .set 0 x1001 ;TIMER0周期寄存器周期寄存器TCR0 .set 0 x1002 ;TIMER0控制寄存器控制寄存器PRSC0 .set 0 x1003 ;TIMER0预定标寄存器预定标寄存器;*;定时器配置定时器配置;*TIMER_PERIOD .set 9 ;定时器的周期为定时器的周期为

22、10TIMER_PRESCALE .set 4 ;预定标值为预定标值为5.textINIT：mov #TIMER_PERIOD, port（#PRD0) ;配置定时器周期寄存器配置定时器周期寄存器mov #TIMER_PRESCALE, port(#PRSC0) ;配置定时器预定标寄存器配置定时器预定标寄存器mov #0000110100111000b, port（#TCR0）;0IDLEEN 0不进入不进入 idle;0INTEXT l 初始化代码如下：初始化代码如下：6.2 通用定时器通用定时器26;0ERR_TIM;01 FUNC 01=TIN/TOUT引脚是定时器输出引脚是定时器输出;

23、1TLB 1=从周期寄存器装入从周期寄存器装入;0SOFT n/a;1FREE 1=仿真暂停时仿真暂停时,计数器不停计数器不停;00 PWID n/a;1 ARB 1=使能自动重装入使能自动重装入;1 TSS 1=停止定时器停止定时器;1 CP 0=脉冲模式脉冲模式,1=时钟时钟 模式模式;0 POLAR 0=正则极性正则极性;0 DATOUT n/a;0 Rsvdand #1111101111101111b , port(#TCR0);0 TLB 0=停止从周期寄存器装入停止从周期寄存器装入;0 TSS 0=启动计时器启动计时器6.2 通用定时器通用定时器276.3 通用通用I/O口（口（G

24、PIO）lTMS320VC5509A(PGE)有有7个个GPIO引脚引脚u引脚的方向：由引脚的方向：由I/O方向寄存器方向寄存器IODIR配置配置u引脚的状态：由引脚的状态：由I/O数据寄存器数据寄存器IODATA反映或设置反映或设置u有关寄存器见表有关寄存器见表8-6和表和表8-728 GPIO数据寄存器数据寄存器IODATA位位字字 段段数数 值值说说 明明158Rsvd保留保留70IOxDIR01IOx方向控制位方向控制位IOx为输入为输入IOx为输出为输出 GPIO方向寄存器方向寄存器IODIR位位字字 段段数数 值值说说 明明158Rsvd保留保留70IOxD01IOx逻辑状态位逻辑

25、状态位IOx引脚为低电平引脚为低电平IOx引脚为高电平引脚为高电平6.3 通用通用I/O口（口（GPIO）296.4 外部存储器接口（外部存储器接口（EMIF）nEMIF介绍介绍nEMIF请求的优先级请求的优先级n对存储器的考虑对存储器的考虑n程序和数据访问程序和数据访问 nEMIF中的控制寄存器中的控制寄存器 306.4.1 EMIF介绍介绍lEMIF控制控制DSP和外部存储器之间的所有数据传输和外部存储器之间的所有数据传输6.4 外部存储器接口（外部存储器接口（EMIF）31lEMIF为三种类型的存储器提供为三种类型的存储器提供无缝接口无缝接口：u异步存储器，包括异步存储器，包括ROM、F

26、LASH以及异步以及异步SRAMu同步突发同步突发SRAM(SBSRAM)u同步同步DRAM(SDRAM)l通过通过EMIF外接外接A/D转换器、并行显示接口等外围设备转换器、并行显示接口等外围设备u需要外部逻辑器件需要外部逻辑器件(1) EMIF支持的存储器类型支持的存储器类型6.4 外部存储器接口（外部存储器接口（EMIF）可以工作在可以工作在1倍或倍或1/2倍倍CPU时钟频率时钟频率静态随机静态随机32l程序的访问程序的访问l3232位数据的访问位数据的访问l1616位数据的访问位数据的访问l8 8位数据的访问位数据的访问(2)EMIF支持四种类型的访问支持四种类型的访问6.4 外部存储

27、器接口（外部存储器接口（EMIF）33(3)EMIF信号信号外部存储器共享接口外部存储器共享接口6.4 外部存储器接口（外部存储器接口（EMIF）34 用于用于异步存储器异步存储器的的EMIF信号信号6.4 外部存储器接口（外部存储器接口（EMIF）35 用于用于SBSRAM的的EMIF信号信号6.4 外部存储器接口（外部存储器接口（EMIF）用于用于SDRAM的的EMIF信号信号36总线保持信号总线保持信号6.4 外部存储器接口（外部存储器接口（EMIF）376.4.2 EMIF请求的优先级请求的优先级EMIF请求类型请求类型优先级优先级说明说明HOLD1(最高最高)引脚拉低引脚拉低紧急刷新

28、紧急刷新2同步同步DRAM需要立刻刷新需要立刻刷新E总线总线3E总线向外部存储器写数据总线向外部存储器写数据F总线总线4F总线向外部存储器写数据总线向外部存储器写数据D总线总线5D总线向外部存储器读数据总线向外部存储器读数据C总线总线6C总线向外部存储器读数据总线向外部存储器读数据P总线总线7P总线向外部存储器读数据总线向外部存储器读数据Cache8从指令从指令cache来的线填充来的线填充(line fill)请求请求DMA控制器控制器9DMA控制器读或写外部存储器控制器读或写外部存储器刷新刷新10同步同步DRAM需要下一个周期刷新需要下一个周期刷新6.4 外部存储器接口（外部存储器接口（E

29、MIF）386.4.3 对存储器的考虑对存储器的考虑 对对EMIF编程时，必须了解：编程时，必须了解：u外部存储器地址如何分配给片使能（外部存储器地址如何分配给片使能（CE）空间空间?u每个每个CE空间同哪些类型的存储器连接空间同哪些类型的存储器连接?u哪些寄存器位来配置哪些寄存器位来配置CE空间空间?6.4 外部存储器接口（外部存储器接口（EMIF）39(1) 存储器映射和存储器映射和CE空间空间lEMIF的的片选片选使能信号使能信号 例如，例如， 空间里的一片存储器，其片选引脚应连接到空间里的一片存储器，其片选引脚应连接到EMIF的引脚的引脚 。 当当EMIF访问访问 空间时，就驱动空间时

30、，就驱动 变低。变低。 CE1CE1CE16.4 外部存储器接口（外部存储器接口（EMIF）CE140(2) EMIF支持的存储器类型和访问类型支持的存储器类型和访问类型存储器类型存储器类型支持的访问类型支持的访问类型异步异步8位存储器（位存储器（MTYPE=000b） 程序程序异步异步16位存储器（位存储器（MTYPE=001b）程序，程序，32位数据，位数据，16位数据，位数据，8位数据位数据异步异步32位存储器（位存储器（MTYPE=010b）程序，程序，32位数据，位数据，16位数据，位数据，8位数据位数据32位的位的SDRAM（MTYPE=011b） 程序，程序，32位数据，位数据，

31、16位数据，位数据，8位数据位数据32位的位的SBSRAM（MTYPE=100b）程序，程序，32位数据，位数据，16位数据，位数据，8位数据位数据存储器类型及每种存储器允许的访问类型存储器类型及每种存储器允许的访问类型6.4 外部存储器接口（外部存储器接口（EMIF）41(3) 配置配置CE空间空间l对每个对每个CE空间，设置空间，设置控制寄存器控制寄存器1中的以下域：中的以下域：uMTYPE： 设定存储器类型设定存储器类型uMEMFREQ : 设定存储器时钟信号的频率设定存储器时钟信号的频率（1倍或倍或1/2倍倍 CPU时钟信号的频率）时钟信号的频率）uMEMCEN ： 设定设定CLKME

32、M引脚是输出存储器时钟信号引脚是输出存储器时钟信号 还是被拉成高电平还是被拉成高电平全局控制寄存器（全局控制寄存器（EGCR）CE空间控制寄存器空间控制寄存器6.4 外部存储器接口（外部存储器接口（EMIF）l全局控制寄存器全局控制寄存器的控制位：的控制位：uWPE：对所有的：对所有的CE空间，使能或禁止写空间，使能或禁止写uNOHOLD： 对所有的对所有的CE空间，使能或禁止空间，使能或禁止HOLD请求请求两个配置寄存器两个配置寄存器426.4.4 程序和数据访问程序和数据访问(1) 程序存储器的访问程序存储器的访问 从外部存储器取指令时，从外部存储器取指令时，CPU向向EMIF发送一个访问

33、请求。发送一个访问请求。EMIF从外部从外部存储器读取一个存储器读取一个32位代码，然后把这位代码，然后把这32个位放到个位放到CPU的程序读总线（的程序读总线（P bus）上。）上。lEMIF管理管理3种存储器宽度种存储器宽度的的32位访问：位访问： 32位、位、16位、位、8位，位， 主要介绍对主要介绍对16位和位和8位宽的程序存储器位宽的程序存储器的访问。的访问。6.4 外部存储器接口（外部存储器接口（EMIF）43l访问访问16位宽的外部程序存储器位宽的外部程序存储器EMIF把一个字的把一个字的地址地址放到地址线放到地址线A21:1上。上。32位的访问分为两个位的访问分为两个16位的传

34、输，在连续的位的传输，在连续的两个周期内完成两个周期内完成。在第二。在第二个周期，个周期，EMIF自动将第一个地址加自动将第一个地址加1，产生第二个地址。，产生第二个地址。6.4 外部存储器接口（外部存储器接口（EMIF）44l访问访问8位宽的外部程序存储器位宽的外部程序存储器EMIF把一个字节地址放到地址线把一个字节地址放到地址线A21:0上。上。 32位的访问可以分为位的访问可以分为4个个8位的传输，在连续的位的传输，在连续的4个周期内个周期内完成。完成。6.4 外部存储器接口（外部存储器接口（EMIF）45(2) 数据访问数据访问lEMIF支持的数据访问类型支持的数据访问类型u对对32位

35、宽的数据存储器进行位宽的数据存储器进行32、16、8位的数据访问位的数据访问u对对16位宽的数据存储器进行位宽的数据存储器进行16、8位的数据访问位的数据访问l本节介绍对本节介绍对32位和位和16位宽的存储器作位宽的存储器作16位的数据访问位的数据访问6.4 外部存储器接口（外部存储器接口（EMIF）46l 对对3232位宽的存储器作位宽的存储器作1616位的数据访问位的数据访问u 写一个字到外部存储器写一个字到外部存储器时，时，EMIF会自动修改为一个单字会自动修改为一个单字u EMIF从外部存储器读一个字从外部存储器读一个字时，读进来的是一个时，读进来的是一个32位的位的数据，所要的字在数

36、据，所要的字在DSP里分离出来里分离出来6.4 外部存储器接口（外部存储器接口（EMIF）47表表8-15 对对32位宽的外部存储器所作的位宽的外部存储器所作的16 位数据访问位数据访问u EMIF的外部地址的外部地址A21:2对应于内部数据地址的位对应于内部数据地址的位212。u用内部地址的位用内部地址的位A1来决定使用数据总线的哪一半，以及哪来决定使用数据总线的哪一半，以及哪个字节使能信号有效个字节使能信号有效 6.4 外部存储器接口（外部存储器接口（EMIF）48图图8-7a 对对32位存储器作位存储器作16位访问位访问(MSW在偶字地址在偶字地址)6.4 外部存储器接口（外部存储器接口

37、（EMIF）49图图8-7b 对对32位存储器作位存储器作16位访问位访问(MSW在奇字地址在奇字地址)6.4 外部存储器接口（外部存储器接口（EMIF）50l对对16位宽的存储器位宽的存储器作作16位的数据访问位的数据访问图图8-8 对对16位宽的外部存储器所作的位宽的外部存储器所作的16位的数据访问位的数据访问6.4 外部存储器接口（外部存储器接口（EMIF）516.4.5 EMIF中的控制寄存器中的控制寄存器表表8-16 EMIF 寄存器寄存器I/O口口地址地址寄存器寄存器描描 述述I/O口口地址地址寄存器寄存器描描 述述0800hEGCREMIF全局控制寄存器全局控制寄存器080AhC

38、E22CE2空间控制寄存器空间控制寄存器20801hEMI_RSTEMIF全局复位寄存器全局复位寄存器080BhCE23CE2空间控制寄存器空间控制寄存器30802hEMI_BEEMIF总线错误状态寄存器总线错误状态寄存器080ChCE31CE3空间控制寄存器空间控制寄存器10803hCE01CE0空间控制寄存器空间控制寄存器1080DhCE32CE3空间控制寄存器空间控制寄存器20804hCE02CE0空间控制寄存器空间控制寄存器2080EhCE33CE3空间控制寄存器空间控制寄存器30805hCE03CE0空间控制寄存器空间控制寄存器3080FhSDC1SDRAM控制寄存器控制寄存器108

39、06hCE11CE1空间控制寄存器空间控制寄存器10810hSDPERSDRAM周期寄存器周期寄存器0807hCE12CE1空间控制寄存器空间控制寄存器20811hSDCNTSDRAM计数寄存器计数寄存器0808hCE13CE1空间控制寄存器空间控制寄存器30812hINITSDRAM初值寄存器初值寄存器0809hCE21CE2空间控制寄存器空间控制寄存器10813hSDC2SDRAM控制寄存器控制寄存器2526.5 多通道缓冲串口多通道缓冲串口McBSPnMcBSP概述概述nMcBSP组成组成n采样率发生器采样率发生器n多通道模式选择多通道模式选择n异常处理异常处理nMcBSP寄存器寄存器（

40、McBSP，Multi-channel Buffered Serial Ports）536.5.1 McBSP概述概述lMcBSP可以与其它可以与其它DSP、编解码器等器件相连。、编解码器等器件相连。l McBSP具有如下特点：具有如下特点：u全速双工通信。全速双工通信。u双缓存发送，三缓存接收，支持连续的数据流。双缓存发送，三缓存接收，支持连续的数据流。u独立的收发时钟信号和帧信号。独立的收发时钟信号和帧信号。u128个通道收发。个通道收发。6.5 多通道缓冲串口多通道缓冲串口McBSP54u与工业标准的编解码器、模拟接口芯片与工业标准的编解码器、模拟接口芯片 及其他串行及其他串行A/D、D

41、/A芯片直接连接。芯片直接连接。u能够向能够向CPU发送中断，向发送中断，向DMA控制器发送控制器发送DMA事件。事件。u有可编程的采样率发生器，可控制时钟和帧同步信号。有可编程的采样率发生器，可控制时钟和帧同步信号。u可选择帧同步脉冲和时钟信号的极性。可选择帧同步脉冲和时钟信号的极性。u传输的字长：传输的字长：8位、位、12位、位、16位、位、20位、位、24位或位或32位。位。u具有具有u律和律和A律压缩扩展功能。律压缩扩展功能。u可将可将McBSP引脚配置为通用输入输出引脚。引脚配置为通用输入输出引脚。6.5 多通道缓冲串口多通道缓冲串口McBSP556.5.2 McBSP组成组成l7个

42、引脚：个引脚： 数据发送引脚数据发送引脚DX 数据接收引脚数据接收引脚DR 发送时钟引脚发送时钟引脚CLKX 接收时钟引脚接收时钟引脚CLKR 发送帧同步引脚发送帧同步引脚FSX 接收帧同步引脚接收帧同步引脚FSR 输入时钟引脚输入时钟引脚CLKS串行时钟和控制信号串行时钟和控制信号数据通道数据通道 + 控制通道控制通道6.5 多通道缓冲串口多通道缓冲串口McBSPlCPU和和DMA控制器控制器通过内部外设总线通过内部外设总线与与McBSP进行通信。进行通信。56发送数据：发送数据： 数据发送寄存器（数据发送寄存器（DXR1，DXR2） 发送移位寄存器（发送移位寄存器（XSR1，XSR2） 接

43、收数据：接收数据： 接收移位寄存接收移位寄存 器（器（RSR1，RSR2） 接收缓冲寄存器接收缓冲寄存器 （RBR1，RBR2） 数据接收寄数据接收寄 存器（存器（DRR1，DRR2） 6.5 多通道缓冲串口多通道缓冲串口McBSP57图图6-9 McBSP的结构框图的结构框图寄存CPU或DMA读 或 写接收数据接收数据发送数据发送数据发送时钟发送时钟接收时钟接收时钟外部时钟外部时钟接收同步接收同步发送同步发送同步588.5.3 采样率发生器采样率发生器6.5 多通道缓冲串口多通道缓冲串口McBSP作用：产生内部数据时钟作用：产生内部数据时钟CLKG和内部帧同步信号和内部帧同步信号FSG。CL

44、KG：为：为DR引脚接收或引脚接收或DX引脚发送数据提供时钟引脚发送数据提供时钟FSG： 控制控制DR和和DX上的帧同步。上的帧同步。上：引脚下：极性控制位SCLKME控制位59(1)输入时钟的选择输入时钟的选择SCLKME位CLKSM位采样发生器的输入时钟00CLKS引脚上的信号01CPU时钟10CLKR引脚上的信号11CLKX引脚上的信号6.5 多通道缓冲串口多通道缓冲串口McBSP引脚控制寄存器引脚控制寄存器PCR采样率发生寄存器采样率发生寄存器SRGR260(2) 输入时钟信号极性的选择输入时钟信号极性的选择 SRGR2中的中的CLKSP字段字段 PCR中的中的CLKXP字段和字段和C

45、LKRP字段字段 输入时钟极性选择说 明CLKS引脚CLKSP=0CLKSP=1信号的上升沿 信号的下降沿 CPU时钟正极性时钟信号的上升沿 CLKR引脚CLKRP=0CLKRP=1信号的上升沿 信号的下降沿 CLKX引脚CLKXP=0CLKXP=1信号的上升沿 信号的下降沿 设置位设置位 6.5 多通道缓冲串口多通道缓冲串口McBSP产生产生CLKG的上升沿的上升沿产生产生CLKG的上升沿的上升沿产生产生CLKG的上升沿的上升沿产生产生CLKG的上升沿的上升沿61(3) 输出时钟信号频率的选择输出时钟信号频率的选择SRG输出时钟输出时钟CLKG：u输出的最高时钟频率是输入时钟频率的输出的最高

46、时钟频率是输入时钟频率的1/2。u当当CLKGDV是奇数时，是奇数时，CLKG的占空比是的占空比是50%；u当当CLKGDV是偶数是偶数2p时，时， CLKG高电平时间为高电平时间为p+1个输入时钟周期个输入时钟周期. 低电平时间为低电平时间为p个输入时钟周期。个输入时钟周期。255CLKGDV1 1CLKGDVCLKG输入时钟频率输出时钟频率6.5 多通道缓冲串口多通道缓冲串口McBSPCLKGDV：分频值，是采样率发生寄存器：分频值，是采样率发生寄存器SRGR1中的字段。中的字段。62(4) 帧同步时钟信号频率和脉宽的选择帧同步时钟信号频率和脉宽的选择l帧同步信号帧同步信号FSG频率：由频

47、率：由CLKG分频得到。分频得到。l帧同步脉冲的宽度帧同步脉冲的宽度: 4095FPER0 1FPER时钟频率CLKG输出时钟频率FSG255FWID0 的周期CLKG1)(FWID脉宽FSG6.5 多通道缓冲串口多通道缓冲串口McBSPFPER：分频值，是采样率发生寄存器：分频值，是采样率发生寄存器SRGR2中的字段。中的字段。FWID：是采样率发生寄存器：是采样率发生寄存器SRGR1中的字段中的字段63(5) 同步同步 采用外部时钟源时，需要同步；采用外部时钟源时，需要同步； 由采样率发生寄存器由采样率发生寄存器SRGR2中的字段中的字段GSYNC控制。控制。p当当GSYNC=0时，时，S

48、RG将自由运行产生输出时钟；将自由运行产生输出时钟；p当当GSYNC=1时，时，CLKG和和FSG将同步到外部输入时钟。将同步到外部输入时钟。6.5 多通道缓冲串口多通道缓冲串口McBSP646.5.4 多通道模式选择多通道模式选择(1) 通道、块和分区通道、块和分区l 一个通道一次一个通道一次接收接收或或发送发送一个串行字。一个串行字。l 每个每个McBSPMcBSP最多支持最多支持128128个发送通道和个发送通道和128128个接收通道。个接收通道。l 128128个通道分为个通道分为8 8块（块（BlockBlock），每块包括），每块包括1616个通道。个通道。l 根据所选择的分区模

49、式，各个块被分配给相应的区。根据所选择的分区模式，各个块被分配给相应的区。 2 2分区模式：分区模式： 偶数块（偶数块（0 0、2 2、4 4、6 6）分配给区）分配给区A A， 奇数块（奇数块（1 1、3 3、5 5、7 7）分配给区）分配给区B B。 8 8分区模式：分区模式： 块块0 07 7分别自动地分配给区分别自动地分配给区A AH H。Block0Block0：0 01515通道；通道；Block1Block1：16163131通道；通道；Block2Block2：32324747通道；通道；Block3Block3：48486363通道；通道；Block4Block4：64647

50、979通道；通道；Block5Block5：80809595通道；通道；Block6Block6：9696111111通道；通道；Block7Block7：112112127127通道。通道。6.5 多通道缓冲串口多通道缓冲串口McBSP65(2) 接收多通道选择接收多通道选择l多通道控制寄存器多通道控制寄存器MCR、接收使能寄存器接收使能寄存器RCER和和发送使能发送使能寄存器寄存器XCER。nMCR可以禁止或使能全部可以禁止或使能全部128个通道；个通道；nRCER禁止或使能某个接收通道。禁止或使能某个接收通道。nXCER禁止或使能某个发送通道。禁止或使能某个发送通道。 MCR1中的中的R

51、MCM位位（决定是所有通道用于（决定是所有通道用于接收接收，还是部分通道用于接收），还是部分通道用于接收） 当当RMCM=0，128个通道都用于接收。个通道都用于接收。当当RMCM=1，接收通道由寄存器，接收通道由寄存器RCER确定。确定。 如果某个通道被禁止，此通道上接收的数据只传输到接收如果某个通道被禁止，此通道上接收的数据只传输到接收缓冲寄存器缓冲寄存器RBR中，不复制到中，不复制到DRR，因此不会产生，因此不会产生DMA同步事件。同步事件。6.5 多通道缓冲串口多通道缓冲串口McBSP128个通道共有个通道共有8个通道个通道使能寄存器，每个寄存器使能寄存器，每个寄存器控制控制16个通道

52、。个通道。66(3) 发送多通道选择发送多通道选择 发送多通道的选择由发送多通道的选择由MCR2中的中的XMCM字段确定：字段确定：uXMCM=00b，所有，所有128发送通道使能且不能被屏蔽。发送通道使能且不能被屏蔽。uXMCM=01b，由发送使能寄存器，由发送使能寄存器XCER选择通道选择通道uXMCM=10b，由，由XCER寄存器禁止通道寄存器禁止通道uXMCM=11b，由，由RCER使能（选择）对应的发送通道，使能（选择）对应的发送通道，当相应的发送通道使能时，由当相应的发送通道使能时，由XCER寄存器决定该通道是寄存器决定该通道是否被屏蔽。否被屏蔽。6.5 多通道缓冲串口多通道缓冲串

53、口McBSP676.5.5 异常处理异常处理l有有5个事件会导致个事件会导致McBSP异常错误：异常错误：u接收数据溢出接收数据溢出 u接收帧同步脉冲错误接收帧同步脉冲错误 u发送数据重写，造成溢出发送数据重写，造成溢出 u发送寄存器空发送寄存器空 u发送帧同步脉冲错误发送帧同步脉冲错误 6.5 多通道缓冲串口多通道缓冲串口McBSP68(1) 接收数据溢出接收数据溢出l接收通道有三级缓冲接收通道有三级缓冲RSR-RBR-DRR 当数据复制到当数据复制到DRR，RRDY=1； 当读当读DRR中的数据中的数据 ，清除，清除RRDY。 当当RRDY=1，RBR-DRR的复制不会发生，数据保留在的复

54、制不会发生，数据保留在RSR，这时如果，这时如果DR接收新的数据并移位到接收新的数据并移位到RSR，新数，新数据就会覆盖据就会覆盖RSR，使，使RSR中的数据丢失。中的数据丢失。l有两种方法可以避免数据丢失：有两种方法可以避免数据丢失：u至少在第三个数据移入至少在第三个数据移入RSR前前2.5个周期读取个周期读取DRR中中的数据。的数据。u利用利用DRR接收标志接收标志RRDY触发接收中断，使触发接收中断，使CPU或或DMA能及时读取数据。能及时读取数据。6.5 多通道缓冲串口多通道缓冲串口McBSP69(2) 接收帧同步信号错误接收帧同步信号错误l接收帧同步信号错误：接收帧同步信号错误： 在

55、当前数据帧数据未接收完时在当前数据帧数据未接收完时出现了新的帧同步信出现了新的帧同步信号号，接收器停止当前帧的接收，重新开始下一帧接收，接收器停止当前帧的接收，重新开始下一帧接收，造成当前帧数据丢失造成当前帧数据丢失。l避免接收帧同步错误的方法：避免接收帧同步错误的方法： 将接收控制寄存器将接收控制寄存器RCR2中的中的RFIG设置为设置为1， 让让McBSP接收器接收器忽略无用的接收帧同步信号忽略无用的接收帧同步信号。6.5 多通道缓冲串口多通道缓冲串口McBSP70(3) 发送数据重写发送数据重写 发送数据重写：发送数据重写： 指指CPU或或DMA在在DXR中的数据复制到中的数据复制到XS

56、R之前，向之前，向DXR写入了新的数据，写入了新的数据，DXR中旧的数据被覆盖而丢失。中旧的数据被覆盖而丢失。 CPU写入太快。写入太快。l避免发送数据重写避免发送数据重写 写写DXR之前，先查询发送标志之前，先查询发送标志XRDY 由由XRDY触发发送中断，然后写入触发发送中断，然后写入DXR。6.5 多通道缓冲串口多通道缓冲串口McBSP71(4) 发送寄存器空发送寄存器空l发送寄存器空：由于发送寄存器空：由于CPU或或DMA写入太慢，使得发送写入太慢，使得发送帧同步出现时，帧同步出现时，DXR还未写入新值。还未写入新值。 XSR中的值会不断重发中的值会不断重发，直到，直到DXR写入新值为

57、止。写入新值为止。l避免数据重发的方法避免数据重发的方法 由由XRDY触发触发CPU中断或中断或DMA同步事件，然后将新值同步事件，然后将新值写入写入DXR。6.5 多通道缓冲串口多通道缓冲串口McBSP72(5) 发送帧同步脉冲错误发送帧同步脉冲错误l发送帧同步错误：指在当前帧的发送帧同步错误：指在当前帧的数据还未发送完数据还未发送完之前，之前，出现了新的发送帧同步信号出现了新的发送帧同步信号。发送器终止当前帧发送，。发送器终止当前帧发送，重新开始下一帧发送。重新开始下一帧发送。l避免发送帧同步错误的方法避免发送帧同步错误的方法 将发送控制寄存器将发送控制寄存器XCR2中的中的XFIG设置为

58、设置为1，让发，让发送器送器忽略不期望的发送帧同步信号忽略不期望的发送帧同步信号。6.5 多通道缓冲串口多通道缓冲串口McBSP736.5.6 McBSP寄存器寄存器n数据接收寄存器数据接收寄存器(DRR2和和DRR1)n数据发送寄存器数据发送寄存器(DXR2和和DXR1)n串口控制寄存器串口控制寄存器(SPCR1和和SPCR2)n接收控制寄存器接收控制寄存器(RCR1和和RCR2) 发送控制寄存器（发送控制寄存器（XCR1和和XCR2）n采样率发生寄存器采样率发生寄存器(SRGR1和和SRGR2)n引脚控制寄存器（引脚控制寄存器（PCR）n多通道控制寄存器（多通道控制寄存器（MCR1和和MC

59、R2）n收发通道使能寄存器收发通道使能寄存器6.5 多通道缓冲串口多通道缓冲串口McBSP74(1) 数据接收寄存器数据接收寄存器(DRR2和和DRR1)lMcBSP支持支持8位、位、12位、位、16位、位、20位、位、24位或位或32位的字长位的字长 当字长等于或小于当字长等于或小于16位，只使用位，只使用DRR1； 当字长超过当字长超过16位，位，DRR1存低存低16位，位，DRR2存其余数据位存其余数据位。 DR引脚上的接收数据移位到引脚上的接收数据移位到RSR2和和RSR1，然后复制到，然后复制到 RBR2、RBR1，再复制到，再复制到DRR2、DRR1，CPU或或DMA控制器控制器从

60、从DRR2、DRR1读取数据。读取数据。lDRR2和和DRR1为为I/O映射寄存器。映射寄存器。6.5 多通道缓冲串口多通道缓冲串口McBSP75(2) 数据发送寄存器数据发送寄存器(DXR2和和DXR1)l发送数据时，发送数据时，CPU或或DMA控制器向控制器向DXR2和和DXR1写入发送数写入发送数据。据。当字长等于或小于当字长等于或小于16位，只使用位，只使用DXR1；当字长超过当字长超过16位，位，DXR1存放低存放低16位，位，DXR2存放其余数据位。存放其余数据位。6.5 多通道缓冲串口多通道缓冲串口McBSP76(3) 串口控制寄存器串口控制寄存器(SPCR1和和SPCR2) 串