实验四(1)数据选择器和译码器

1、实验四实验四（1 1）数据选择器和译码器数据选择器和译码器1.1.掌握数据选择器和译码器的功能掌握数据选择器和译码器的功能; ;2.2.用数据选择器实现逻辑函数用数据选择器实现逻辑函数; ;3.3.用译码器实现逻辑函数。用译码器实现逻辑函数。一、实验目的一、实验目的二、设计任务与要求二、设计任务与要求 设计一个表决电路。设计一个表决电路。 验证验证74LS15374LS153的逻辑功能。的逻辑功能。 验证验证74LS13874LS138的逻辑功能。的逻辑功能。1.基本内容基本内容 要求用要求用4 4选选1 1数据选择器数据选择器(74LS153)(74LS153)实现实现. . 用用3-83-

2、8线译码器线译码器(74LS138)(74LS138)和与非门实现和与非门实现. . 2. 2.扩展内容扩展内容 设计一个设计一个4 4位奇偶校验电路。要求用位奇偶校验电路。要求用4 4选选1 1数数 据选择器据选择器74LS15374LS153实现，列出真值表，画出逻辑实现，列出真值表，画出逻辑 图。图。 要求：当输入要求：当输入1 1为奇数时，输出为为奇数时，输出为1 1，否则为，否则为0 0。二、设计任务与要求二、设计任务与要求 设设A A为主裁判，为主裁判，B B，C C，D D为副裁判。只有在主为副裁判。只有在主裁判同意的前提下，三名副裁判中多数同意，裁判同意的前提下，三名副裁判中多

3、数同意，比赛成绩才被承认，否则，成绩不予承认（比赛成绩才被承认，否则，成绩不予承认（1 1为为同意，同意，0 0为不同意）为不同意）1.1. 芯片功能的验证：芯片功能的验证： 74LS15374LS153是一个双是一个双4 4选一数据选择器选一数据选择器输 入输出地址选择使能数 据B AGC0 C1 C2 C3 Y* *0 00 11 01 110000 * * * *C0 * * * * C1 * * * * C2 * * * * C30C0C1C2C3ABC0C1C2C314265431G116871YVCC74LS153双四选一数据选择器三、实验内容与步骤三、实验内容与步骤 中规模集成译

4、码器74LS138输入端输出端 (低有效）允 许选 择S1 S2+S3C B AY0 Y1 Y2 Y3 Y4 Y5 Y6 Y7X 1X X X 1 1 1 1 1 1 1 10 XX X X1 1 1 1 1 1 1 11 00 0 00 1 1 1 1 1 1 11 00 0 11 0 1 1 1 1 1 11 0 0 1 01 1 0 1 1 1 1 11 00 1 11 1 1 0 1 1 1 11 01 0 01 1 1 1 0 1 1 11 01 0 11 1 1 1 1 0 1 11 0 1 1 01 1 1 1 1 1 0 11 01 1 11 1 1 1 1 1 1 0 当 S

5、1=1 S2+S3=0 时译码器工作 1 2 3 4 5 6 7 8 16 15 14 13 12 11 10 9ABC使 能 端地Vcc数 据 输 出Y0 Y1 Y2 Y3 Y4 Y5 Y674LS138S1 S3S2Y7123456789101112131474LS30ABCDEF GNDVcc NC HGNC NCY 74LS30 74LS30 与非门与非门123456781615141312111091GB1C31C21C11C01YGNDVcc2GA2C32C22C12C02Y74LS153双四选一74LS30 八输入与非门 2.2.按基本设计任务与要求设计电路。按基本设计任务与要求设计电路。 3.3.在实验仪上安装好电路，在实验仪上安装好电路， 检查无误之后接通电源。检查无误之后接通电源。 4.4.在实验箱上实现在实验箱上实现 表决电路表决电路, ,并记录结果。并记录结果。三、实验内容与步骤三、实验内容与步骤ABCDF10001001101010111100110111101111四、实验注意事项四、实验注意事项1.1.每个芯片要准确提供电源。每个芯片要准确提供电源。2.2.裁判表决电路输入变量状态要统一。裁判表决电路输入变量状态要统一。 五、实验报告要求五、实验报告要求1. 1. 实验目的。实验目的。2. 2.