计算机组成原理复习资料大全

1、Chapter1 计算机系统概述一、 计算机发展历程第一代1946-1957数据处理机 第二代1958-1964工业控制机 第三代1965-1971中小型计算机 第四代1972-1990微型计算机 第五代 单片计算机二、 计算机系统层次结构冯·诺依曼机的主要设计思想：采用存储程序的方式，编制好的程序和数据放在同意存储器中，计算机可以再无人干预的情况下自动完成逐条取出指令和执行指令的任务；在机器内部，指令和数据均以二进制码表示，指令在存储器中按执行顺序存放。(存储程序并按地址顺序执行)五层结构：5高级语言级-编译程序4汇编语言级-汇编程序3操作系统级-操作系统2一般机器级-微程序1逻辑

2、电路级-硬件执行1 计算机硬件的基本组成运算器“算盘”、存储器“记忆”、控制器“发号施令”、适配器“转换器”、总线和输入/输出设备。存储程序并按地址顺序执行（冯·诺依曼计算机工作原理）2计算机软件的分类各种服务性程序语言类程序操作系统数据库管理系统3计算机的工作过程收集信息、处理与存储信息、输出信息三、 计算机的性能指标 吞吐量：表征一台计算机在某一时间间隔内能够处理的信息量 响应时间：表征从输入有效到系统产生响应之间的时间度量，用时间单位来度量 主频：CPU的工作节拍受主时钟控制，主时钟不断产生固定频率的时钟，主时钟的频率f叫CPU的主频CPU时钟周期：主频的倒数称为CPU时钟周期

3、T，T=1/fCPI：表示每条指令的周期数，即执行一条指令所需的平均时钟周期数。CPI=执行某段程序所需的CPU时钟周期数/程序包含的指令条数CPU执行时间：表示CPU执行一般程序所占用的CPU时间。CPU执行时间=CPU时钟周期数*CPU时钟周期MIPS：每秒百万指令数，即单位时间内执行的指令数。MIPS=指令数/（程序执行时间*106）MFLOPS：每秒百万次浮点操作次数，用来衡量机器浮点操作的性能。MFLOPS=程序中的浮点操作次数/（程序执行时间*106）Chapter2数据的表示和运算一、 数制和编码1进位计数值及其相互转换2真值和机器数原码与补码互相转换“正数不变，负数取反+1”

4、移码1+0- 符号位，数位5校验码奇偶校验，只能检测出奇数个错误奇数1奇C=0，偶数1时偶C=0二、 定点数的表示和运算1定点数的表示2 定点数的运算加：X补+Y补=X+Y补 减：X-Y补=X补+-Y补 除：恢复余数法&加减交替法数的字长大于绝对值的现象叫做溢出。两种检测方法：第一种采用双符号位法“变形补码”00正11负01正溢出10负溢出。另一种方法是单符号位法三、 浮点数的表示和运算1 浮点数的表示32位范围10-381038基数因数.尾数。32位1符号8阶码。 N=Re.M，E是阶码，e=E-1272 浮点数的加减运算10操作数检查2比较阶码大小完成对阶：小阶向大阶看齐尾数右移，

5、阶码双符号位，尾数单符号位3尾数求和运算4结果规格化5舍入处理6溢出处理Chapter3 内部存储器一、 存储器的分类 分类方法：存储介质：半导体存储器和磁表面存储器存取方式：随机存储器和顺序存储器存储内容可变性：RAM和ROM信息易失性：易失性存储器&非系统中的作用：内部存储器和外部存储器；主存储器、高速缓冲存储器、辅助存储器、控制存储器。二、 存储器的层次化结构1高速缓冲存储器（cache）、主存储器、外存储器2主存储器的技术指标 存储容量：指一个存储器中可以容纳的存储单元总数（1字节8位） 存取时间：又称存取访问时间，是指一次读操作命令发出到该操作完成，将数据读出到数据总线上所经

6、历的时间。 存储周期：指连续启动两次读操作所需间隔的最小时间。/ns 存储器带宽：单位时间里存储器所存取的信息量。位/s、字节/s 存取时间、存储周期、存储器带宽三个概念反应了主存的速度指标三、 半导体随机存取存储器1SRAM存储器的工作原理 用一个锁存器作为存储元。只要直流供电电源一直夹在这个记忆电路上，它就无限期地保持记忆的1状态或0状态。如果电源断电，那么存储的数据（1或0）就会丢失。2DRAM存储器的工作原理 读写周期、刷新周期、集中式刷新、异步式刷新SRAM存储器的存储元是一个触发器，它具有两个稳定的状态。而DRAM存储器的存储元是由一个MOS晶体管和电容器促成的记忆电路。SRAM的

7、优点是存取速度快，但存储容量不如DRAM大。二者的优点是体积小，可靠性高，价格低廉，缺点是断电后不能保存信息。只读存储器和闪存存储器正好弥补了它们的缺点，即使断电也仍然保存原先写入的数据。特别是闪存存储器能提供高性能、低功耗、高可靠性以及移动性。四、 只读存储器 只读的意思是在它工作时只能读出，不能写入。然而其中存储的原始数据，必须在它工作以前写入。ROM分掩模ROM和可编程ROM两类，后者又分为一次性变成的PROM和多次变成的EPROM和E2PROM。 掩模ROM实际上是一个存储内容固定的ROM，由生产厂家提供产品。 EPROM叫做光擦除可编程可读存储器。E2PROM也写成EEPROM，叫做

8、电擦除可编程只读存储器。 FLASH存储器也翻译成闪存存储器，它是高密度非易失性的读写存储器。基本操作：编程读取擦除五、 主存储器与CPU的连接六、 双口RAM和多模块存储器 双端口存储器和多体交叉存储器，前者采用空间并行技术，后者采用时间并行技术。 当两个端口的地址不相同时，在两个端口上进行读写操作，一定不会发生冲突。 当两个端口同时存取存储器同一存储单元时，便发生读写冲突。七、 高速缓冲存储器（Cache）命中率：Nc表示cache完成存取的总次数，Nm表示主存完 、成存取的总次数，h定义命中率，则h=Nc/(Nc+Nm) tc表示命中时的cache访问时间，tm表示未命中时的主存访问时间

9、，1-h表示未命中率，则cache/主存系统的平均访问时间ta=htc+(1-h)tm 设r=tm/tc表示主存慢于cache的倍率，e表示访问效率，则有e=tc/ta=1/(r+(1-r)h)1 程序访问的局部性程序的局部性原理，即程序的地址访问流有很强的时序相关性，未来的访问模式与最近已发生的访问模式相似。根据这一局部性原理，把主存储器中访问概率最高的内容存放在Cache中，当CPU需要读取数据时就首先在Cache中查找是否有所需内容，如果有则直接从Cache中读取；若没有再从主存中读取该数据，然后同时送往CPU和Cache。2Cache的基本工作原理当CPU读取主存中一个字时，便发出此字

10、的内存地址到cache和主存。此时cache控制逻辑依据地址判断此字当前是否在cache中：若是，此字立即传送给CPU；若非，则用主存读周期把此字从主存读出送到CPU，与此同时，把含有这个字的整个数据块读出送到cache中。分配给cache的地址存放在一个相联存储器CAM中，它是按内容寻址的存储器。3Cache和主存之间的映射方式全相联映射方式直接映射方式组相联映射方式4Cache中主存块的替换算法最不经常使用LFU算法近期最少使用LRU算法随即替换5Cache写策略写回法：当CPU写cache命中时，只修改cache的内容，而不立即写入主存；只有当此行被换出时才写回主存。全写法：当写cach

11、e命中时，cache与主存同时发生写修改，因而较好地维护了cache与主存内容的一致性。写一次法：写命中与写未命中的处理方法与写回法基本相同，只是第一次写命中时要同时写入主存。Chapter4 指令系统一、 指令格式 指令是计算机执行的某种操作的命令。 一台计算机所有机器指令的集合，成为这台计算机的指令系统。基本原则 四个特性1 指令的基本格式指令格式是指令字用二进制代码表示的结构形式，通常由操作码字段和地址码字段组成。操作码字段表征指令的操作特性与功能，而地址码字段通常指定参与操作的操作数地址。2 定长操作码指令格式指令格式的分析二、 指令的寻址方式当采用地址指定方式时，形成操作数或指令地址

12、的方式，称为寻址方式。1 有效地址的概念有效地址EA是一16位无符号数，表示操作数所在单元到段首的距离即逻辑地址的偏移地址。 当操作数是存放在存储器中时，存储器的存储单元的物理地址有两部分组成。一部分是偏移地址；一部分是段地址。在8086/8088的各种寻址方式中，寻找存储单元所需的偏移地址可由各种成分组成，称为有效地址，用EA表示。可以通过存储器寻址方式获得有效地址.2 数据寻址和指令寻址形成指令地址的方式，称为指令寻址方式。形成操作数地址的方式，称为数据寻址方式。3 常见的寻址方式指令的寻址方式：顺序寻址方式、跳跃寻址方式。 操作数基本寻址方式：隐含寻址、立即寻址、直接寻址EA=A、间接寻

13、址EA=(A)、寄存器寻址EA=R、寄存器间接寻址RA=(R)、偏移寻址EA=A+(R)、段寻址方式、堆栈寻址三、 CISC和RISC的基本概念 CISC复杂指令系统计算机 RISC精简指令系统计算机 RISC特点：选取使用频率最高的一些简单指令，指令条数少；指令长度固定，指令格式种类少，寻址方式种类少；只有取数/存数指令访问存储器，其余指令的操作都在寄存器之间进行。 CISC特点：指令心疼复杂庞大，指令数目一般多达2、3百条；寻址方式多；指令格式多；指令字长不固定；可访问指令不加限制；各种指令使用频率相差很大；各种指令执行时间相差很大。Chapter5 中央处理器（CPU）一、 CPU的功能

14、和基本结构 功能：指令控制、操作控制、时间控制、数据加工 组成：运算器、cache、控制器二、 指令执行过程取指令、分析指令、执行指令取指令的任务是:根据程序计数器PC中的值从程序存储器读出现行指令,送到指令寄存器. 分析指令阶段的任务是:将指令寄存器中的指令操作码取出后进行译码,分析其指令性质。计算机执行程序的过程实际上就是逐条指令地重复上述操作过程,直至遇到停机指令可循环等待指令。三、 数据通路的功能和基本结构数据通路：数据在功能部件之间传送的路径称为数据通路。运算器与各寄存器之间的传送路径就是中央处理器内部数据通路。“数据通路”描述了信息从什么地方开始，中间经过哪个寄存器或多路开关，最后

15、传送到哪个寄存器，都要加以控制。 建立数据通路的任务，是由“操作控制部件”来完成。数据通路的功能是实现CPU内部的运算器和寄存器以及寄存器之间的数据交换。数据通路的基本结构主要有两种方式：CPU内部总线方式：将所有的寄存器的输入端和输出端都连接到一条或多条公共的通路上，这种结构比较简单，但是数据传输存在较多的冲突现象，性能较低，如果连接各部件的总线只有一条，则称单总线结构；如果CPU中有两条或更多的总线，则构成双总线结构和多总线结构。在双总线或多总线结构中，数据的传递可以同时进行。专用数据通路方式（不采用CPU内部总线方式）：根据指令执行过程中的数据和地址的流动放心安排连接线路，避免使用共享的

16、总线，性能比较高，但硬件量大。四、 控制器的功能和工作原理1 硬布线控制器由门电路和触发器构成的复杂属性逻辑网络2 微程序控制器主要由控制存储器、微指令寄存器和地址转移逻辑三大部分组成。其中微指令寄存器分微地址寄存器和微命令寄存器两部分。微命令：控制部件通过控制线想执行部件发出各种控制命令。微指令：在机器一个CPU周期中，一组实现一定操作工呢的微命令的组合，构成一条微指令。微程序：一条极其指令的功能使用许多条微指令组成的序列来实现的，这个位置了序列通常叫做微程序。微指令编码方法：直接表示法、编码表示法、混合表示法微地址的形成方法：计数器方式、多路转移方式五、 指令流水线1 指令流水线的基本概念

17、指指令步骤的并行。将指令流的处理过程划分为取指令、译码、取操作数、执行、写回等几个并行处理的过程段。2 超标量和动态流水线的基本概念超标量流水线是pentuim系统结构的核心。它由U和V两条指令流水线构成，每条流水线都有自己的ALU、地址生成线路、与数据cache的接口。Chapter6 总线一、 总线概述1 总线的基本概念总线是构成计算机系统的互联机构，是多个系统功能部件之间进行数据传送的公共道路。2 总线的分类 CPU内部链接各寄存器及运算部件之间的总线，称为内部总线 CPU通计算机系统的其他高速功能部件，称系统总线 中低速I/O设备之间互相连接的总线，称为I/O总线。3 总线的组成及性能

18、指标分为四部分：数据传送总线、仲裁总线、中断和同步总线、公用线特性：物理特性(总线的物理连接方式)、功能特性(总线中每一根线的功能)、电气特性(每一根线上信号的传递方向及有效电平范围)、时间特性(定义了每根线在什么时候有效)二、 总线仲裁1 集中仲裁方式集中式仲裁中每个功能模块有两条线连到总线控制器：一条是送往仲裁器的总线请求信号线BR，一条是仲裁器送出的总线授权信号线BG。分三种方式：链式查询方式、计数器定时查询方式、独立请求方式2 分布仲裁方式分布式仲裁不需要集中的总线仲裁器，每个潜在的主方功能模块都有自己的仲裁号和仲裁器。三、 总线操作和定时总线的传送过程：请求总线、总线仲裁、寻址、信息

19、传送、状态返回。 所谓定时，是指时间出现在总线上的时序关系。1 同步定时方式时间出现在总线上的时刻由总线时钟信号来决定，总线周期的长度是固定的2 异步定时方式后一事件出现在总线上的时刻取决于前一事件的出现，即建立在应答式或互锁机制基础上，不需要统一的公共时钟信号。四、 总线标准支持的四类数据传送模式：读写操作、块传送操作、写后读.读修改写操作、广播.广集操作PCI总线标准：不依附于某个处理器的局部总线，支持10中外设，并能在高时钟平率下保持高性能，总线时钟频率为33.3MHz/66MHz，最大数据传输速率133MB/S，采用时钟同步方式，与CPU及时时钟频率无关，总线宽度32位(5V)/64位

20、(3.3V)，能自动识别外设。总线具有与处理器和存储器子系统完全并行操作的能力，具有隐含的中央仲裁系统，采用多路复用方式(地址线和数据线)减少了引脚数，支持64位寻址，具有完全的多总线主控能力。InfiniBand标准：针对处理器和只能I/O设备之间数据流而提出的一种新体系结构，用于在服务器中取代PCI总线，采用InfiniBand结构将允许服务器提供更高的带宽和可扩展能力，冰增强了存储设备扩充的灵活性。InfiniBand允许服务器，远程存储器，其他网络设备接入到一个由开关和链路组成的中央开关网带，课连接多达64000个服务器，存储系统和网络设备Chapter7 输入输出(I/O)系统一、

21、I/O系统的基本概念二、 外部设备外围设备：除了CPU和主存1 输入设备：键盘、鼠标2 输出设备：显示器、打印机3 外存储器：硬盘存储器、光盘存储器三、 I/O接口(I/O控制器)1 I/O接口的功能和基本结构2 I/O端口及其编址四、 I/O方式1 程序查询方式：CPU管理I/O设备最简单方式，数据在CPU和外围设备之间的传送完全依靠计算机程序控制2 程序中断方式：中断：是外围设备用来主动通知CPU，准备送出输入数据或接收输出数据的一种方法。响应过程：当一个中断发生时，CPU暂停它的现行程序，而转向中断处理程序，从而可以输入或输出一个数据。中断处理过程：当中断处理完毕后，CPU又返回到它原来

22、的任务，并从它停止的地方开始执行程序。多重中断和中断屏蔽中断方式一般用于随机出现的任务，并且一旦提出要求，应立即进行。3 DMA方式：是一种完全由硬件执行I/O交换的工作方式。DMA控制器组成：内存地址计数器、字计数器、数据缓冲寄存器、DMA请求标志、控制/状态逻辑、中断机构4 通道方式：通道是一个特殊功能的处理器。通道与CPU分时使用内存，实现了CPU内部的数据处理与I/O设备的平行工作。通道分选择通道和多路通道。二、选择题练习1、若浮点数用补码表示，则判断运算结果是否为规格化数的方法是C。A.阶符与数符相同为规格化数B.阶符与数符相异为规格化数C.数符与尾数小数点后第一位数字相异为规格化数

23、D.数符与尾数小数点后第一位数字相同为规格化数2、16位字长的定点数，采用2的补码形式表示时,所能表示的整数范围是C。A.-215+（215-1）B.-（2151）+（2151）C.-（215+1）+215D.-215+2153、 容量是128M*32的内存，若以字节编址，至少需要B根地址线。A.16B.29C.27D.324、某计算机字长16位，它的存贮容量是64KB，若按字编址，那么它的寻址范围是B。A、064KB、032KC、064KBD、032KB5、主存贮器和CPU之间增加cache的目的是B。A.扩大主存贮器的容量B.解决CPU和主存之间的速度匹配问题C.扩大CPU中通用寄存器的数

24、量D.既扩大主存的容量，又扩大CPU通用寄存器的数量6、以某个寄存器的内容为操作数地址的寻址方式称为D寻址。A.直接B.间接C.寄存器直接D.寄存器间接7、 在cache的映射方式中不需要替换策略的是B方式。A.全相联映射B.直接映射C.组相联映射8、 在CPU中跟踪指令后继地址的寄存器是B。A主存地址寄存器B程序计数器C指令寄存器D状态条件寄存器9、.微程序控制器中，机器指令与微指令的关系是B。A.每一条机器指令由一条微指令来执行B.每一条机器指令由一段微程序来解释执行C.每一段机器指令组成的程序可由一条微指令来执行D.每一条微指令由机器指令来解释执行10、微程序控制存储器容量为128X36

25、位，测试条件有4个，微指令采用水平格式，则对应的3个字段长度分配是C。A.控制字段29位，测试字段2位，微地址字段5位B.控制字段26位，测试字段4位，微地址字段6位C.控制字段25位，测试字段4位，微地址字段7位D.控制字段26位，测试字段2位，微地址字段8位11、 SRAM芯片，存储容量为64K×16位，该芯片的地址线和数据线数目为D。A64，16B16，64C64，8D16，6。12、四片74181ALU和一片74182CLA器件相配合，具有如下进位传送功能B。A.行波进位B.组内先行进位，组间先行进位C.组内先行进位，组间行波进位D.组内行波进位，组间先行进位13、以下四种类

26、型的半导体存储器中，以传输同样多的字为比较条件，则读出数据传输率最高的是B。A.DRAMB.SRAMC.闪速存储器D.EPROM14、相联存储器是按C进行寻址的存储器。A地址指定方式B堆栈存取方式C内容指定方式D地址指定与堆栈存取方式结合15、操作控制器的功能是D。A.产生时序信号B.从主存取出一条指令C.完成指令操作的译码D.从主存取出指令，完成指令操作码译码，并产生有关的操作控制信号，以解释执行该指令16、 以下四种类型指令中，执行时间最长的是C。A.RR型指令(最短)B.RS型指令CSS型指令D.程序控制指令17、在多级存储体系中，“cache主存”结构的作用是解决D的问题。A.主存容量

27、不足B.主存与辅存速度不匹配C.辅存与CPU速度不匹配D.主存与CPU速度不匹配19、程序控制类指令的功能是D。A.进行算术运算和逻辑运算B.进行主存与CPU之间的数据传送C.进行CPU和I/O设备之间的数据传送D.改变程序执行的顺序20 由于CPU内部的操作速度较快，而CPU访问一次主存所花的时间较长，因此机器周期通常用A来规定。A.主存中读取一个指令字的最短时间B.主存中读取一个数据字的最长时间C.主存中写入一个数据字的平均时间D.主存中取一个数据字的平均时间21、某机字长32位，其中1位符号位，31位表示尾数。若用定点整数表示，则最大正整数是A。A.+（231-1）B.+（230-1）C

28、.+231D.+23222、在定点运算器中，无论采用双符号位还是单符号位，必须有C，它一般用来实现。A.译码电路与非门B.编码电路或非门C.溢出判断电路异或门D.移位电路与或非门23、双端口存储器所以能高速进行读写，是因为采用B。A.高速芯片B.两套相互独立的读写电路C.流水技术D.新型器件24、某计算机字长32位，其存储容量为4MB，若按字编址，它的寻址范围是A。A.0-1MB.0-4MBC.0-4MD.0-1MB25、寄存器间接寻址方式中，操作数处在B。A.通用寄存器B.主存单元C.程序计数器D.堆栈26、存贮单元是指B。A.存放一个二进制信息位的存贮元B.存放一个机器字的所有存贮元集合C

29、.存放一个字节的所有存贮元集合D.存放两个字节的所有存贮元集合27、 计算机字长16位，它的存贮容量是64K，若按字编址，那么它的寻址范围是B。A.064KB.032KC.064KBD.032KB28、 对于对某个寄存器中操作数的寻址方式称为C寻址。A.直接B.间接C.寄存器直接D.寄存器间接29、 没有外存贮器的计算机监控程序可以存放在B。ARAMBROMCRAM和ROMDCPU30、 定点二进制运算其中，减法运算一般通过D来实现A原码运算的二进制减法器B补码运算的二进制减法器C补码运算的十进制加法器D补码运算的二进制加法器32、 指令系统中采用不同寻址方式的目的主要是B。A实现存贮程序和程

30、序控制B缩短指令长度，扩大寻址空间，提高编程灵活性C可以直接访问外存D提供扩展操作码的可能并降低指令译码难度33、 用16位字长（其中一位符号位）表示定点小数时，所能表示的数值范围是C。A.0N1-2-（16+1）B.0N1-2-16C.0N1-2-（16-1）D.0N134、 运算器虽有许多部件组成，但核心部件是B。A.数据总线B.算术逻辑运算单元C.多路开关D.累加寄存器35、为确定下一条微指令的地址，通常采用断定方式，其基本思想是C。A.用程序计数器PC来产生后继微指令地址B.用微程序计数器PC来产生后继微指令地址C.通过微指令顺序控制字段由设计者指定或由设计者指定的判别字段控制产生后继

31、微指令地址D.通过指令中指定一个专门字段来控制产生后继微指令地址36、 单地址指令中为了完成两个数的算术运算，除地址码指明的一个操作数以外，另一个数常需采用C。A.堆栈寻址方式B.立即寻址方式C.隐含寻址方式D.间接寻址方式37、某DRAM芯片，其存储容量为512K×8位，该芯片的地址线和数据线数目为D。A8，512 B512，8 C18，8 D19，838、在机器数B中，零的表示是唯一的 B。A原码B补码C移码D反码39、微程序控制器中，机器指令与微指令的关系是B。A每一条机器指令由一条微指令来执行；B每一条机器指令由一段用微指令编成的微程序来解释执行；C一段机器指令组成的程序可由

32、一条微指令来执行；D一条微指令由若干条机器指令组成；40、 原码乘法是（ ）。A、先取操作数绝对值相乘，符号位单独处理B、用原码表示操作数，然后直接相乘C、被乘数用原码表示，乘数取绝对值，然后相乘D、乘数用原码表示，被乘数取绝对值，然后相乘三、填空题练习1、真值为1011011则它的原码为11011011.2.微程序控制器主要由控制储存器，微指令寄存器和地址转移逻辑三大部分组成。3、 流水线CPU存在的主要问题是相关冲突，主要包括资源相关、数据相关、和控制相关4、Cache的地址映射方式有全相连方式、直接方式和组相连方式映射方式。5、128K*8的DRAM芯片内部采用行列相等的双译码结构，则共

33、有10行和10列，若单元刷新间隔不超过2mm，采用异步刷新方式，则刷新信号的间隔是1.95S。6、虚拟存贮器通常由主存和外存两级存贮系统组成。为了在一台特定的机器上执行程序，必须把逻辑地址映射到这台机器主存贮器的物理地址空间上，这个过程称为地址映射。7、并行处理技术已经成为计算机技术发展的主流。从原理上概括，主要有三种形式：时间并行、空间并行和时间并行+空间并行。8、操作控制器依据指令操作译码信号、时序信号和状态条件信号来产生控制命令信号的。9、指令的寻指方式有顺序寻指和跳跃寻指两种。10、为了兼顾速度、容量和价格的要求，计算机存储体系一般由高速缓存器、主存储器和外存储器组成三级存储系统。11

34、、硬布线控制器的基本思想是:某一微操作控制信号是指令操作码译码输出,时序信号和状态条件信号的逻辑函数.12、 CPU周期也称为机器周期；一个CPU周期包含若干个时钟周期。任何一条指令的指令周期至少需要两个CPU周期。13、移码表示法主要用于表示.浮点数的阶码，以利于比较两个的大小和操作。14、微程序设计技术是利用软件方法设计硬件的一门技术。具有规整性、可维护性、灵活性等一系列优点。15、广泛使用的SRAM和DRAM都是半导体随机读写存储器。前者的速度比后者快，但集成度不如后者高。16、形成指令地址的方式，称为指令寻址方式，有顺序寻址和跳跃寻址。17、CPU从内存取出一条指令并执行这条指令的时间

35、和称为指令周期。由于各种指令的操作功能不同，各种指令的指令周期是不尽相同的。18 、个定点数由符合和尾数两部分组成。根据小数点位置不同，定点数有纯小数和纯整数之分。19、总线是构成计算机系统的互联机构，是多个系统功能部件之间进行数据传送的公共通道。20、主存与cache的地址映射有全相连方式、直接方式、组相连方式三种方式。其中组相连方式适度地兼顾了前二者的优点，又尽量避免其缺点，从灵活性、命中率、硬件投资来说较为理想。21、并行处理技术已成为计算计技术发展的主流。它可贯穿于信息加工的各个步骤和阶段。概括起来，主要有三种形式时间并行；空间并行；时间+空间并行。22、Cache是一种高速存储器，是

36、为了解决CPU和主存之间速度不匹配而采用的一项重要硬件技术。现发展为多级cache体系，指令与数据分设体系。23、设D为指令中的形式地址，I为基址寄存器，PC为程序计数器。若有效地址E=（PC）+D，则为相对寻址方式；若E=（I）+D，则为基址；若为相对间接寻址方式，则有效地址为E=(PC)+D。24、在进行浮点加减法运算时，需要完成0操作数检查、尾数求和、比较阶码并完成对阶、合入处理和结果规格化等步骤。25、动态半导体存贮器的刷新一般有.集中式、分散式和异步式三种方式。26、CPU中至少有如下六类寄存器指令寄存器，程序计数器，地址寄存器，通用寄存器，状态条件寄存器，缓冲寄存器。27、CPU从

37、存放程序的内存中取出一条指令并执行这条指令的时间和称为指令周期。由于各种指令的操作功能不同，各种指令的时间和是不同的，但在流水线CPU中要力求做到。28、在计算机系统中，CPU对外围设备的管理处程序查询方式、程序中断方式外，还有直接内存（DMA）方式，通道方式，和外围处理机方式。29、微程序控制器主要由控制存储器、微指令寄存器、地址转移逻辑三大部分组成。30、CPU中，保存当前正在执行的指令的寄存器为指令寄存器，保存当前正在执行的指令的地址的寄存器为程序计算器，保存CPU访存地址的寄存器为地址寄存器。31、（26）16（63）16（135）8的值是BAH。32、正数补码算术移位时，符号位不变，

38、空位补0。负数补码算术左移时，符号位不变，低位补0。负数补码算术右移时，符号位不变，高位补1，低位舍去。33、按序写出多重中断的中断服务程序包括 保护现场 、 开中断 、 设备服务|。 恢复现场 和中断返回几部分。第1章 计算机系统概论1. 什么是计算机系统、计算机硬件和计算机软件？硬件和软件哪个更重要？解：计算机系统：由计算机硬件系统和软件系统组成的综合体。计算机硬件：指计算机中的电子线路和物理装置。计算机软件：计算机运行所需的程序及相关资料。硬件和软件在计算机系统中相互依存，缺一不可，因此同样重要。2. 如何理解计算机的层次结构？答：计算机硬件、系统软件和应用软件构成了计算机系统的三个层次

39、结构。（1）硬件系统是最内层的，它是整个计算机系统的基础和核心。（2）系统软件在硬件之外，为用户提供一个基本操作界面。（3）应用软件在最外层，为用户提供解决具体问题的应用系统界面。通常将硬件系统之外的其余层称为虚拟机。各层次之间关系密切，上层是下层的扩展，下层是上层的基础，各层次的划分不是绝对的。3. 说明高级语言、汇编语言和机器语言的差别及其联系。答：机器语言是计算机硬件能够直接识别的语言，汇编语言是机器语言的符号表示，高级语言是面向算法的语言。高级语言编写的程序（源程序）处于最高层，必须翻译成汇编语言，再由汇编程序汇编成机器语言（目标程序）之后才能被执行。5. 冯诺依曼计算机的特点是什么？

40、解：冯诺依曼计算机的特点是：P8l 计算机由运算器、控制器、存储器、输入设备、输出设备五大部件组成；l 指令和数据以同同等地位存放于存储器内，并可以按地址访问；l 指令和数据均用二进制表示；l 指令由操作码、地址码两大部分组成，操作码用来表示操作的性质，地址码用来表示操作数在存储器中的位置；l 指令在存储器中顺序存放，通常自动顺序取出执行；l 机器以运算器为中心（原始冯诺依曼机）。 计算机系统的主要技术指标有： 机器字长：指CPU一次能处理的数据的位数。通常与CPU的寄存器的位数有关，字长越长，数的表示范围越大，精度也越高。机器字长也会影响计算机的运算速度。数据通路宽度：数据总线一次能并行传送

41、的数据位数。存储容量：指能存储信息的最大容量，通常以字节来衡量。一般包含主存容量和辅存容量。运算速度：通常用MIPS（每秒百万条指令）、MFLOPS（每秒百万次浮点运算）或CPI（执行一条指令所需的时钟周期数）来衡量。CPU执行时间是指CPU对特定程序的执行时间。主频：机器内部主时钟的运行频率，是衡量机器速度的重要参数。吞吐量：指流入、处理和流出系统的信息速率。它主要取决于主存的存取周期。响应时间：计算机系统对特定事件的响应时间，如实时响应外部中断的时间等。7. 解释下列概念：主机、CPU、主存、存储单元、存储元件、存储基元、存储元、存储字、存储字长、存储容量、机器字长、指令字长。解：P9-1

42、0 主机：是计算机硬件的主体部分，由CPU和主存储器MM合成为主机。 CPU：中央处理器，是计算机硬件的核心部件，由运算器和控制器组成；（早期的运算器和控制器不在同一芯片上，现在的CPU内除含有运算器和控制器外还集成了CACHE）。 主存：计算机中存放正在运行的程序和数据的存储器，为计算机的主要工作存储器，可随机存取；由存储体、各种逻辑部件及控制电路组成。 存储单元：可存放一个机器字并具有特定存储地址的存储单位。 存储元件：存储一位二进制信息的物理元件，是存储器中最小的存储单位，又叫存储基元或存储元，不能单独存取。 存储字：一个存储单

43、元所存二进制代码的逻辑单位。 存储字长：一个存储单元所存储的二进制代码的总位数。 存储容量：存储器中可存二进制代码的总量；（通常主、辅存容量分开描述）。 机器字长：指CPU一次能处理的二进制数据的位数，通常与CPU的寄存器位数有关。 指令字长：机器指令中二进制代码的总位数。8. 解释下列英文缩写的中文含义：CPU、PC、IR、CU、ALU、ACC、MQ、X、MAR、MDR、I/O、MIPS、CPI、FLOPS解：全面的回答应分英文全称、中文名、功能三部分。CPU：Central Processing Unit，中央处理机（器），是计算机硬件的核心部件，主

44、要由运算器和控制器组成。PC：Program Counter，程序计数器，其功能是存放当前欲执行指令的地址，并可自动计数形成下一条指令地址。IR：Instruction Register，指令寄存器，其功能是存放当前正在执行的指令。CU：Control Unit，控制单元（部件），为控制器的核心部件，其功能是产生微操作命令序列。ALU：Arithmetic Logic Unit，算术逻辑运算单元，为运算器的核心部件，其功能是进行算术、逻辑运算。ACC：Accumulator，累加器，是运算器中既能存放运算前的操作数，又能存放运算结果的寄存器。MQ：Multiplier-Quotient Reg

45、ister，乘商寄存器，乘法运算时存放乘数、除法时存放商的寄存器。X：此字母没有专指的缩写含义，可以用作任一部件名，在此表示操作数寄存器，即运算器中工作寄存器之一，用来存放操作数；MAR：Memory Address Register，存储器地址寄存器，在主存中用来存放欲访问的存储单元的地址。MDR：Memory Data Register，存储器数据缓冲寄存器，在主存中用来存放从某单元读出、或要写入某存储单元的数据。I/O：Input/Output equipment，输入/输出设备，为输入设备和输出设备的总称，用于计算机内部和外界信息的转换与传送。MIPS：Million Instruct

46、ion Per Second，每秒执行百万条指令数，为计算机运算速度指标的一种计量单位。第3章 存储器1. 解释概念：主存、辅存、Cache、RAM、SRAM、DRAM、ROM、PROM、EPROM、EEPROM、CDROM、Flash Memory。答：主存：主存储器，用于存放正在执行的程序和数据。CPU可以直接进行随机读写，访问速度较高。辅存：辅助存储器，用于存放当前暂不执行的程序和数据，以及一些需要永久保存的信息。Cache：高速缓冲存储器，介于CPU和主存之间，用于解决CPU和主存之间速度不匹配问题。RAM：半导体随机存取存储器，主要用作计算机中的主存。SRAM：静态半导体随机存取存储

47、器。DRAM：动态半导体随机存取存储器。ROM：掩膜式半导体只读存储器。由芯片制造商在制造时写入内容，以后只能读出而不能写入。PROM：可编程只读存储器，由用户根据需要确定写入内容，只能写入一次。EPROM：紫外线擦写可编程只读存储器。需要修改内容时，现将其全部内容擦除，然后再编程。擦除依靠紫外线使浮动栅极上的电荷泄露而实现。EEPROM：电擦写可编程只读存储器。CDROM：只读型光盘。Flash Memory：闪速存储器。或称快擦型存储器。2. 计算机中哪些部件可以用于存储信息？按速度、容量和价格/位排序说明。答：计算机中寄存器、Cache、主存、硬盘可以用于存储信息。按速度由高至低排序为：

48、寄存器、Cache、主存、硬盘；按容量由小至大排序为：寄存器、Cache、主存、硬盘；按价格/位由高至低排序为：寄存器、Cache、主存、硬盘。3. 存储器的层次结构主要体现在什么地方？为什么要分这些层次？计算机如何管理这些层次？答：存储器的层次结构主要体现在Cache-主存和主存-辅存这两个存储层次上。Cache-主存层次在存储系统中主要对CPU访存起加速作用，即从整体运行的效果分析，CPU访存速度加快，接近于Cache的速度，而寻址空间和位价却接近于主存。主存-辅存层次在存储系统中主要起扩容作用，即从程序员的角度看，他所使用的存储器其容量和位价接近于辅存，而速度接近于主存。综合上述两个存储

49、层次的作用，从整个存储系统来看，就达到了速度快、容量大、位价低的优化效果。主存与CACHE之间的信息调度功能全部由硬件自动完成。而主存与辅存层次的调度目前广泛采用虚拟存储技术实现，即将主存与辅存的一部分通过软硬结合的技术组成虚拟存储器，程序员可使用这个比主存实际空间（物理地址空间）大得多的虚拟地址空间（逻辑地址空间）编程，当程序运行时，再由软、硬件自动配合完成虚拟地址空间与主存实际物理空间的转换。因此，这两个层次上的调度或转换操作对于程序员来说都是透明的。4. 说明存取周期和存取时间的区别。解：存取周期和存取时间的主要区别是：存取时间仅为完成一次操作的时间，而存取周期不仅包含操作时间，还包含操

50、作后线路的恢复时间。即：存取周期 = 存取时间 + 恢复时间5. 什么是存储器的带宽？若存储器的数据总线宽度为32位，存取周期为200ns，则存储器的带宽是多少？解：存储器的带宽指单位时间内从存储器进出信息的最大数量。存储器带宽 = 1/200ns ×32位 = 160M位/秒 = 20MB/秒 = 5M字/秒注意：字长32位，不是16位。（注：1ns=10-9s）4章 指令系统。1. 零地址指令的操作数来自哪里？各举一例说明。答：零地址指令的操作数来自ACC，为隐含约定2. 对于二地址指令而言，操作数的物理地址可安排在什么地方？举例说明。答：对于二地址指令而言，操作数的物理地址可安

51、排在寄存器内、指令中或内存单元内等。第5章 CPU的结构和功能1. CPU有哪些功能？画出其结构框图并简要说明各个部件的作用。答：参考P328和图8.2。2. 什么是指令周期？指令周期是否有一个固定值？为什么？解：指令周期是指取出并执行完一条指令所需的时间。由于计算机中各种指令执行所需的时间差异很大，因此为了提高CPU运行效率，即使在同步控制的机器中，不同指令的指令周期长度都是不一致的，也就是说指令周期对于不同的指令来说不是一个固定值。特权指令是由（  ）执行的机器指令。    A  中断程序    B 

52、 用户程序    C  操作系统核心程序    D  I/O程序第6章 系统总线1. 什么是总线？总线传输有何特点？为了减轻总线负载，总线上的部件应具备什么特点？答：P41.总线是一种能由多个部件分时共享的公共信息传送线路。总线传输的特点是：某一时刻只允许有一个部件向总线发送信息，但多个部件可以同时从总线上接收相同的信息。为了减轻总线负载，总线上的部件应通过三态驱动缓冲电路与总线连通。2. 总线如何分类？什么是系统总线？系统总线又分为几类，它们各有何作用，是单向的，还是双向的，它们与机器字长、存储字长、存储单元有何

53、关系？答：按照连接部件的不同，总线可以分为片内总线、系统总线和通信总线。系统总线是连接CPU、主存、I/O各部件之间的信息传输线。系统总线按照传输信息不同又分为地址线、数据线和控制线。地址线是单向的，其根数越多，寻址空间越大，即CPU能访问的存储单元的个数越多；数据线是双向的，其根数与存储字长相同，是机器字长的整数倍。3. 常用的总线结构有几种？不同的总线结构对计算机的性能有什么影响？举例说明。答：略。见P52-55。4. 为什么要设置总线判优控制？常见的集中式总线控制有几种？各有何特点？哪种方式响应时间最快？哪种方式对电路故障最敏感？答：总线判优控制解决多个部件同时申请总线时的使用权分配问题

54、；常见的集中式总线控制有三种：链式查询、计数器定时查询、独立请求；特点：链式查询方式连线简单，易于扩充，对电路故障最敏感；计数器定时查询方式优先级设置较灵活，对故障不敏感，连线及控制过程较复杂；独立请求方式速度最快，但硬件器件用量大，连线多，成本较高。5. 解释下列概念：总线宽度、总线带宽、总线复用、总线的主设备（或主模块）、总线的从设备（或从模块）、总线的传输周期和总线的通信控制。答：P46。总线宽度：通常指数据总线的根数；总线带宽：总线的数据传输率，指单位时间内总线上传输数据的位数；总线复用：指同一条信号线可以分时传输不同的信号。总线的主设备（主模块）：指一次总线传输期间，拥有总线控制权的

55、设备（模块）；总线的从设备（从模块）：指一次总线传输期间，配合主设备完成数据传输的设备（模块），它只能被动接受主设备发来的命令；总线的传输周期：指总线完成一次完整而可靠的传输所需时间；总线的通信控制：指总线传送过程中双方的时间配合方式。6. 试比较同步通信和异步通信。答：同步通信：指由统一时钟控制的通信，控制方式简单，灵活性差，当系统中各部件工作速度差异较大时，总线工作效率明显下降。适合于速度差别不大的场合。异步通信：指没有统一时钟控制的通信，部件间采用应答方式进行联系，控制方式较同步复杂，灵活性高，当系统中各部件工作速度差异较大时，有利于提高总线工作效率。7. 画图说明异步通信中请求与回答有

56、哪几种互锁关系？答：见P61-62，图3.86。8. 为什么说半同步通信同时保留了同步通信和异步通信的特点？答：半同步通信既能像同步通信那样由统一时钟控制，又能像异步通信那样允许传输时间不一致，因此工作效率介于两者之间。13. 什么是总线的数据传输率，它与哪些因素有关？答：总线数据传输率即总线带宽，指单位时间内总线上传输数据的位数，通常用每秒传输信息的字节数来衡量。它与总线宽度和总线频率有关，总线宽度越宽，频率越快，数据传输率越高。14. 设总线的时钟频率为8MHZ，一个总线周期等于一个时钟周期。如果一个总线周期中并行传送16位数据，试问总线的带宽是多少？解：由于：f=8MHz,T=1/f=1/8M秒，一个总线周期等于一个时钟周期所以：总线带宽=16/（1/8M） = 128Mbps15. 在一个32位的总线系统中，总线的