计算机组成原理白中英主编chpPPT课件

1、1第五章 中央处理器5.1CPU功能和组成5.2指令周期5.3时序产生器5.4微程序控制器及其设计5.5硬布线控制器及其设计5.6传统CPU5.7流水CPU5.8RISC的CPU5.9多媒体CPU第1页/共195页考纲要求(一) CPU的功能和基本结构 (二) 指令执行过程 (三) 数据通路的功能和基本结构 (四) 控制器的功能和工作原理 1. 硬布线控制器 2. 微程序控制器 微程序、微指令和微命令；微指令格式、微指令的编码方式；微地址的形式方式。 (五) 指令流水线 1. 指令流水线的基本概念 2. 超标量和动态流水线的基本概念 2第2页/共195页35.1 CPU的功能和组成1、CPU的

2、功能 指令控制（程序的顺序控制） 操作控制（一条指令有若干操作信号实现） 时间控制（指令各个操作实施时间的定时） 数据加工（算术运算和逻辑运算）执行指令取指令操作控制、时间控制Intel AMD（在早期2001前同级的cpu便宜） 两大公司第3页/共195页42、CPU的基本组成RD/WRLDDRLDIRLDPCLDARPC+1第4页/共195页Intel 80386微机系统框图处理指令加电产生整机复位信号，并给控制器提供脉冲信号完成特殊运算控制信息的交换控制信息的交换处理DMA请求处理中断请求主存给控制器的回应信号第5页/共195页80386结构及外部连线A0A1译码产生读/写总线锁定请求忙

3、出错数据/控制存储器/IO设备地址状态信号读写未完但可执行下条指令（32位）访问设备为16位占用总线请求响应中断请求不可屏蔽中断请求复位时钟信号第6页/共195页72、CPU的基本组成（1）中央处理器CPU=运算器+控制器（2）运算器 ALU 累加器 暂存器第7页/共195页82、CPU的基本组成（3）控制器 控制器组成：程序计数器、指令寄存器、数据缓冲器、地址寄存器、通用寄存器（数量少，速度快，可作为内存与高速运行的缓解）、状态寄存器、时序发生器、指令译码器、总线（数据通路） 程序计数器PC(Programming Counter) 用来存放正在执行的指令的地址或接着将要执行的下一条指令的地

4、址。 顺序执行时，每执行一条指令，PC的值应加1 要改变程序执行顺序的情况时，一般由转移类指令将转移目标地址送往PC ，可实现程序的转移。 指令寄存器IR(Instruction Register) 指令寄存器用来存放从存储器中取出的待执行的指令。 在执行该指令的过程中，指令寄存器的内容不允许发生变化，以保证实现指令的全部功能。第8页/共195页92、CPU的基本组成 指令译码器ID(Instruction Decoder) 暂存在指令寄存器中的指令只有在其操作码部分经译码后才能识别出是一条什么样的指令。 译码器经过对指令进行分析和解释，产生相应的控制信号提供给时序控制信号形成部件。 机器周期

5、、工作节拍、脉冲及启停控制线路 由脉冲源产生一定频率的脉冲信号作为整个机器的时钟脉冲 时序控制信号形成部件 时序控制信号形成部件又称微操作信号发生器，真正控制各部件工作的微操作信号是由指令部件提供的操作信号、时序部件提供的时序信号、被控制功能部件所反馈的状态及条件综合形成的。第9页/共195页102、CPU的基本组成 地址形成部件 根据指令的不同寻址方式，用来形成操作数的有效地址 功能就是指令流出的控制，实质上就是对取指令的控制。 指令分析与执行的控制，对指令流中的每条指令进行分析解释，根据指令的操作性质和寻址方式形成操作数的地址，然后根据该操作数的地址找到相应的存储单元，并从中取出指令执行过

6、程中要用到的操作数，最后还要形成相应的操作控制信号序列，通过运算器、存储器及输入输出设备的动作，来实现这条指令的功能。 指令流向的控制，指令流向的控制即下条指令地址的形成控制。 数据缓冲器、状态条件寄存器第10页/共195页113、CPU中的主要寄存器 DR缓冲寄存器/地址寄存器AR 中转站 补偿速度差别 IR指令寄存器 PC程序计数器AC内存或I/O指令数据DR指令数据第11页/共195页124、操作控制器和时序产生器（1）数据通路（2）操作控制器：为数据通路的建立提供各种操作信号。操作信号提供的依据是指令操作码和时序信号，主要有三种类型： 组合类型 存储类型 混合类型第12页/共195页1

7、34、操作控制器和时序产生器 硬布线控制器 硬布线控制器，它是采用组合逻辑技术来实现的，其时序控制信号形成部件是由门电路组成的复杂树形网络。这种方法是分立元件时代的产物，以使用最少器件数和取得最高操作速度为设计目标。组合逻辑控制器的最大优点是速度快，但是时序控制信号形成部件的结构不规整，使得设计、调试、维修较困难，难以实现设计自动化。第13页/共195页144、操作控制器和时序产生器 微程序控制器 微程序控制器是采用存储逻辑来实现的，也就是把微操作信号代码化，使每条机器指令转化成为一段微程序并存入一个专门的存储器(控制存储器)中，微操作控制信号由微指令产生。微程序控制器的设计思想和组合逻辑设计

8、思想截然不同。它具有设计规整、调试、维修以及更改、扩充指令方便的优点，易于实现自动化设计，已成为当前控制器的主流。但是，由于它增加了一级控制存储器，所以指令执行速度比组合逻辑控制器慢。 组合逻辑和存储逻辑结合型 这种控制器称为PLA控制器，它是吸收前两种的设计思想来实现的。第14页/共195页154、操作控制器和时序产生器 时序产生器：提供定时和时序信号第15页/共195页16第16页/共195页寄存器的组织形式寄存器的组织形式1、用户可见的寄存器: 1）通用寄存器 2）数据寄存器 3）地址寄存器（段指针；栈指针等）2、控制寄存器和状态寄存器(专用寄存器） PC(程序计数器）; IR（指令寄存

9、器）; MAR（存储器地址寄存器）; MDR（存储器数据寄存器）; ID（指令译码器）; PSW（程序状态寄存器）第17页/共195页寄存器的组织形式寄存器的组织形式第18页/共195页寄存器的组织形式寄存器的组织形式 32位寄存器组 32位CPU除了包含了先前CPU的所有寄存器，并把通用寄存器、指令指针和标志寄存器从16位扩充成32位之外，还增加了2个16位的段寄存器：FS和GS。 32位CPU所含有的寄存器有： 4个数据寄存器(EAX、EBX、ECX和EDX) 2个变址和指针寄存器(ESI和EDI) 2个指针寄存器(ESP和EBP) 6个段寄存器(ES、CS、SS、DS、FS和GS) 1个

10、指令指针寄存器(EIP) 1个标志寄存器(EFlags) 第19页/共195页寄存器的组织形式寄存器的组织形式1、数据寄存器数据寄存器主要用来保存操作数和运算结果等信息，从而节省读取操作数所需占用总线和访问存储器的时间。 32位CPU有4个32位的通用寄存器EAX、EBX、ECX和EDX。对低16位数据的存取，不会影响高16位的数据。这些低16位寄存器分别命名为：AX、BX、CX和DX，它和先前的CPU中的寄存器相一致。4个16位寄存器又可分割成8个独立的8位寄存器(AX：AH-AL、BX：BH-BL、CX：CH-CL、DX：DH-DL)，每个寄存器都有自己的名称，可独立存取。程序员可利用数据

11、寄存器的这种“可分可合”的特性，灵活地处理字/字节的信息。第20页/共195页寄存器的组织形式寄存器的组织形式 寄存器AX和AL通常称为累加器(Accumulator)，用累加器进行的操作可能需要更少时间。累加器可用于乘、除、输入/输出等操作，它们的使用频率很高；寄存器BX称为基地址寄存器(Base Register)。它可作为存储器指针来使用； 寄存器CX称为计数寄存器(Count Register)。在循环和字符串操作时，要用它来控制循环次数；在位操作中，当移多位时，要用CL来指明移位的位数；寄存器DX称为数据寄存器(Data Register)。在进行乘、除运算时，它可作为默认的操作数参

12、与运算，也可用于存放I/O的端口地址。 在16位CPU中，AX、BX、CX和DX不能作为基址和变址寄存器来存放存储单元的地址，但在32位CPU中，其32位寄存器EAX、EBX、ECX和EDX不仅可传送数据、暂存数据保存算术逻辑运算结果，而且也可作为指针寄存器，所以，这些32位寄存器更具有通用性。第21页/共195页寄存器的组织形式寄存器的组织形式2、变址寄存器32位CPU有2个32位通用寄存器ESI和EDI。其低16位对应先前CPU中的SI和DI，对低16位数据的存取，不影响高16位的数据。寄存器ESI、EDI、SI和DI称为变址寄存器(Index Register)，它们主要用于存放存储单元

13、在段内的偏移量，用它们可实现多种存储器操作数的寻址方式，为以不同的地址形式访问存储单元提供方便。变址寄存器不可分割成8位寄存器。作为通用寄存器，也可存储算术逻辑运算的操作数和运算结果。它们可作一般的存储器指针使用。在字符串操作指令的执行过程中，对它们有特定的要求，而且还具有特殊的功能。第22页/共195页寄存器的组织形式寄存器的组织形式3、指针寄存器32位CPU有2个32位通用寄存器EBP和ESP。其低16位对应先前CPU中的SBP和SP，对低16位数据的存取，不影响高16位的数据。寄存器EBP、ESP、BP和SP称为指针寄存器(Pointer Register)，主要用于存放堆栈内存储单元的

14、偏移量，用它们可实现多种存储器操作数的寻址方式，为以不同的地址形式访问存储单元提供方便。指针寄存器不可分割成8位寄存器。作为通用寄存器，也可存储算术逻辑运算的操作数和运算结果。它们主要用于访问堆栈内的存储单元，并且规定：BP为基指针(Base Pointer)寄存器，用它可直接存取堆栈中的数据；SP为堆栈指针(Stack Pointer)寄存器，用它只可访问栈顶。第23页/共195页寄存器的组织形式寄存器的组织形式4、段寄存器段寄存器是根据内存分段的管理模式而设置的。内存单元的物理地址由段寄存器的值和一个偏移量组合而成的，这样可用两个较少位数的值组合成一个可访问较大物理空间的内存地址。CPU内

15、部的段寄存器：CS代码段寄存器(Code Segment Register)，其值为代码段的段值；DS数据段寄存器(Data Segment Register)，其值为数据段的段值；ES附加段寄存器(Extra Segment Register)，其值为附加数据段的段;SS堆栈段寄存器(Stack Segment Register)，其值为堆栈段的段值；FS附加段寄存器(Extra Segment Register)，其值为附加数据段的段;GS附加段寄存器(Extra Segment Register)，其值为附加数据段的段值。第24页/共195页寄存器的组织形式寄存器的组织形式 在16位CP

16、U系统中，它只有4个段寄存器，所以，程序在任何时刻至多有4个正在使用的段可直接访问；在32位微机系统中，它有6个段寄存器，所以，在此环境下开发的程序最多可同时访问6个段。32位CPU有两个不同的工作方式：实方式和保护方式。在每种方式下，段寄存器的作用是不同的。有关规定简单描述如下：实方式： 前4个段寄存器CS、DS、ES和SS与先前CPU中的所对应的段寄存器的含义完全一致，内存单元的逻辑地址仍为“段值：偏移量”的形式。为访问某内存段内的数据，必须使用该段寄存器和存储单元的偏移量。保护方式： 在此方式下，情况要复杂得多，装入段寄存器的不再是段值，而是称为“选择子”(Selector)的某个值。第

17、25页/共195页寄存器的组织形式寄存器的组织形式5、指令指针寄存器32位CPU把指令指针扩展到32位，并记作EIP，EIP的低16位与先前CPU中的IP作用相同。指令指针EIP、IP(Instruction Pointer)是存放下次将要执行的指令在代码段的偏移量。在具有预取指令功能的系统中，下次要执行的指令通常已被预取到指令队列中，除非发生转移情况。所以，在理解它们的功能时，不考虑存在指令队列的情况。在实方式下，由于每个段的最大范围为64K，所以，EIP中的高16位肯定都为0，此时，相当于只用其低16位的IP来反映程序中指令的执行次序。第26页/共195页寄存器的组织形式寄存器的组织形式6

18、、标志寄存器一、运算结果标志位1、进位标志CF(Carry Flag)进位标志CF主要用来反映运算是否产生进位或借位。如果运算结果的最高位产生了一个进位或借位，那么，其值为1，否则其值为0。使用该标志位的情况有：多字(字节)数的加减运算，无符号数的大小比较运算，移位操作，字(字节)之间移位，专门改变CF值的指令等。2、奇偶标志PF(Parity Flag)奇偶标志PF用于反映运算结果中“1”的个数的奇偶性。如果“1”的个数为偶数，则PF的值为1，否则其值为0。利用PF可进行奇偶校验检查，或产生奇偶校验位。在数据传送过程中，为了提供传送的可靠性，如果采用奇偶校验的方法，就可使用该标志位。第27页

19、/共195页寄存器的组织形式寄存器的组织形式 3、辅助进位标志AF(Auxiliary Carry Flag)在发生下列情况时，辅助进位标志AF的值被置为1，否则其值为0：(1)、在字操作时，发生低字节向高字节进位或借位时；(2)、在字节操作时，发生低4位向高4位进位或借位时。对以上6个运算结果标志位，在一般编程情况下，标志位CF、ZF、SF和OF的使用频率较高，而标志位PF和AF的使用频率较低。 4、零标志ZF(Zero Flag)零标志ZF用来反映运算结果是否为0。如果运算结果为0，则其值为1，否则其值为0。在判断运算结果是否为0时，可使用此标志位。第28页/共195页寄存器的组织形式寄存

20、器的组织形式 5、符号标志SF(Sign Flag)符号标志SF用来反映运算结果的符号位，它与运算结果的最高位相同。在微机系统中，有符号数采用补码表示法，所以，SF也就反映运算结果的正负号。运算结果为正数时，SF的值为0，否则其值为1。6、溢出标志OF(Overflow Flag)溢出标志OF用于反映有符号数加减运算所得结果是否溢出。如果运算结果超过当前运算位数所能表示的范围，则称为溢出，OF的值被置为1，否则，OF的值被清为0。第29页/共195页寄存器的组织形式寄存器的组织形式二、状态控制标志位状态控制标志位是用来控制CPU操作的，它们要通过专门的指令才能使之发生改变。1、追踪标志TF(T

21、rap Flag)当追踪标志TF被置为1时，CPU进入单步执行方式，即每执行一条指令，产生一个单步中断请求。这种方式主要用于程序的调试。指令系统中没有专门的指令来改变标志位TF的值，但程序员可用其它办法来改变其值。2、中断允许标志IF(Interrupt-enable Flag)中断允许标志IF是用来决定CPU是否响应CPU外部的可屏蔽中断发出的中断请求。但不管该标志为何值，CPU都必须响应CPU外部的不可屏蔽中断所发出的中断请求，以及CPU内部产生的中断请求。具体规定如下：(1)、当IF=1时，CPU可以响应CPU外部的可屏蔽中断发出的中断请求；(2)、当IF=0时，CPU不响应CPU外部的

22、可屏蔽中断发出的中断请求。CPU的指令系统中也有专门的指令来改变标志位IF的值。第30页/共195页寄存器的组织形式寄存器的组织形式 3、方向标志DF(Direction Flag)方向标志DF用来决定在串操作指令执行时有关指针寄存器发生调整的方向。在微机的指令系统中，还提供了专门的指令来改变标志位DF的值。三、32位标志寄存器增加的标志位1、I/O特权标志IOPL(I/O Privilege Level)I/O特权标志用两位二进制位来表示，也称为I/O特权级字段。该字段指定了要求执行I/O指令的特权级。如果当前的特权级别在数值上小于等于IOPL的值，那么，该I/O指令可执行，否则将发生一个保

23、护异常。第31页/共195页寄存器的组织形式寄存器的组织形式2、嵌套任务标志NT(Nested Task)嵌套任务标志NT用来控制中断返回指令IRET的执行。具体规定如下：(1)、当NT=0，用堆栈中保存的值恢复EFLAGS、CS和EIP，执行常规的中断返回操作；(2)、当NT=1，通过任务转换实现中断返回。3、重启动标志RF(Restart Flag)重启动标志RF用来控制是否接受调试故障。规定：RF=0时，表示“接受”调试故障，否则拒绝之。在成功执行完一条指令后，处理机把RF置为0，当接受到一个非调试故障时，处理机就把它置为1。4、虚拟8086方式标志VM(Virtual 8086 Mod

24、e)如果该标志的值为1，则表示处理机处于虚拟的8086方式下的工作状态，否则，处理机处于一般保护方式下的工作状态。第32页/共195页335.2指令周期指令周期的基本概念典型指令的指令周期用方框图语言表示指令周期第33页/共195页345.2 指令周期第34页/共195页355.2.1 指令周期的基本概念 概念 指令周期：指取指令、分析指令到执行完该指令所需的全部时间。 各种指令的指令周期相同吗？为什么？ 机器周期通常又称CPU周期， 通常把一条指令周期划分为若干个机器周期，每个机器周期完成一个基本操作。 主存的工作周期(存取周期)为基础来规定CPU周期，比如，可以用CPU读取一个指令字的最短

25、时间来规定CPU周期 不同的指令，可能包含不同数目的机器周期。 一个机器周期中，包含若干个机器周期（节拍脉冲或T脉冲）。 CPU周期规定，不同的计算机中规定不同第35页/共195页365.2.1 指令周期的基本概念 时钟周期 在一个机器周期内，要完成若干个微操作。这些微操作有的可以同时执行，有的需要按先后次序串行执行。因而需要把一个机器周期分为若干个相等的时间段，每一个时间段称为一个节拍。节拍常用具有一定宽度的电位信号表示，称之为节拍电位。 节拍的宽度取决于CPU完成一次基本的微操作的时间，如：ALU完成一次正确的运算，寄存器间的一次数据传送等。第36页/共195页375.2.1 指令周期的基

26、本概念第37页/共195页38指令周期下面我们用一个模型机来介绍指令周期概念 主要包括：取指（令）周期、（指令）执行周期 执行过程：框架原理第38页/共195页39指令的指令周期 取指周期 执行周期第39页/共195页40指令的指令周期-取指 程序计数器程序计数器PC中装入第一条指令地址中装入第一条指令地址101（八进制）；（八进制）； PC的内容被放到指令地址总线ABUS（I）上，对指存进行译码，并启动读命令； 从101号地址读出的MOV指令通过指令总线IBUS装入指令寄存器IR； 程序计数器内容加1，变成102，为取下一条指令做好准备； 指令寄存器中的操作码（OP）被译码； CPU识别出是

27、MOV指令，至此，取指周期即告结束。WR/RD第40页/共195页41指令的指令周期-执行 操作控制器（OC）送出控制信号到通用寄存器，选择R1（10）作源寄存器，选择R0作目标寄存器； OC送出控制信号到ALU，指定ALU做传送操作； OC送出控制信号，打开ALU输出三态门，将ALU输出送到数据总线DBUS上。注意，任何时候DBUS上只能有一个数据。 OC送出控制信号，将DBUS上的数据打入到数据缓冲寄存器DR（10）； OC送出控制信号，将DR中的数据10打入到目标寄存器R0，R0的内容由00变为10。至此，MOV指令执行结束。第41页/共195页42指令的指令周期 取指周期 执行周期第4

28、2页/共195页43指令的指令周期第43页/共195页44指令的指令周期第44页/共195页45指令的指令周期第45页/共195页46指令的指令周期第46页/共195页47指令的指令周期第47页/共195页48指令的指令周期第48页/共195页49指令的指令周期第49页/共195页50用方框图语言表示的指令周期 引入目的主要是为了教学目的（控制器设计） 方法： 指令系统设计（模型机的五指令系统） 方框按CPU周期 方框内内容数据通路操作或控制操作 菱形符号判别或测试 公操作 前边所讲述的5种操作的框图描述第50页/共195页51方框图表示指令周期取指执行第51页/共195页52方框图表示指令周

29、期P139例例1双总线结构机器的数据通路图双总线结构机器的数据通路图微操作信号微操作信号第52页/共195页53注意微操作控制信号（右边）ALU0ALU0第53页/共195页54总结： 一条指令包括一个取指令周期和一个及一个以上的执行周期组成 在每个CPU周期中数据通路是明确的 数据通路的建立及操作受到操作控制器的控制，当然决定于是什么指令。第54页/共195页加法指令执行过程PCAB，DBIR功能： (rs) + ( (rs1) +disp) rd第55页/共195页实例:ADD R0,R1MOV R9, R0MOV 807, R9IN 80JR C, 800RET第56页/共195页程序

30、计数器 运算器控制器控制 存储器用于运算器输入/出设备主存储器控制总线0 41278BD2090CZVS接口.PCARIR数据总线地址总线ALU乘商寄存器66881234R9操作数地址操作码寄存器组映射地址寄存器指令寄存器微程序定序器主振 脉冲微指令寄存器下地址字段内容80034090807A48098FBAC003041800807800 801 0401 0401 4275 42 75 AR PC读内存，IR读出内容R0 R0 + R1PC PC+1+ADD R0,R1返回第57页/共195页程序 计数器运算器控制器控制 存储器用于运算器输入/出设备主存储器控制总线0 41278BD209

31、0CZVS接口.PCARIR数据总线地址总线ALU乘商寄存器66881234R9操作数地址操作码寄存器组映射地址寄存器指令寄存器微程序定序器主振 脉冲微指令寄存器下地址字段内容80034090807A48098FBAC004275801807801 802 2090 2090 4275 4275 AR PC读内存，IR 读出内容R9 R0 + 0PC PC+10+MOV R9, R0返回第58页/共195页程序计数器运算器控制器控制 存储器用于运算器输入设备主存储器控制总线0 40178BD2090CZVS接口.PCARIR数据总线地址总线ALU乘商寄存器66881234R9 4275操作数地

32、址操作码寄存器组映射地址寄存器指令寄存器微程序定序器主振 脉冲微指令寄存器下地址字段内容80034090807A48098FBAC00304180280780208073409 803803080780478BD04725ARPC， PC PC+1读内存，IR读出内容读内存，AR读出内容ARPC，PC PC+1写内存,数据总线R9+04725+MOV 807, R9返回第59页/共195页程序 计数器运算器控制器控制 存储器用于运算器输入/出设备主存储器控制总线0 41278BD2090CZVS接口.PCARIR数据总线地址总线ALU乘商寄存器66881234R9操作数地址操作码寄存器组映射地

33、址寄存器指令寄存器微程序定序器主振 脉冲微指令寄存器下地址字段内容80034090807A48098FBAC003041804807804 805 A080 A080 A ARPC读内存，IR读出内容读设备，R0读出内容PC PC+1 80 ARI/O portIN 80返回第60页/共195页程 序计数器运算器控制器控制 存储器用于运算器输入/出设备主存储器控制总线0 41278BD2090CZVS接口.PCARIR数据总线地址总线ALU乘商寄存器66881234R9操作数地址操作码寄存器组映射地址寄存器指令寄存器微程序定序器主振 脉冲微指令寄存器下地址字段内容80034090807A480

34、98FBAC00A805807805 806 98FE 98FB IP，ARPC若C=1, 则 PCIP+offset读内存，IR 读出内容PC PC+1否则 顺序执行 805 800 806 JR C, 800返回第61页/共195页程序 计数器运算器控制器控制 存储器用于运算器输入/出设备控制总线0 41278BD2090CZVS接口.PCARIR数据总线地址总线ALU乘商寄存器66881234R9操作数地址操作码寄存器组映射地址寄存器指令寄存器微程序定序器主振 脉冲微指令寄存器下地址字段内容80034090807A48098FBAC00A806807806 FF0 AC00 IP，ARP

35、C读内存，IR 读出内容PC PC+1读内存,PCMEM807 RET ARSP FF0 FF1 SP SP+1 A00 堆栈FF0单元存A00返回第62页/共195页635.3 时序产生器和控制方式时序产生器作用和体制时序信号产生器5.3.3控制方式第63页/共195页64、时序产生器作用和体制1.作用：CPU中的控制器用它指挥机器的工作CPU可以用时序信号/周期信息来辨认从内存中取出的是指令（取指）还是数据（执行）一个CPU周期中时钟脉冲对CPU的动作有严格的约束操作控制器发出的各种信号是时间（时序信号）和空间（部件操作信号）的函数。第64页/共195页65、时序产生器作用和体制2.体制组

36、成计算机硬件的器件特性决定了时序信号的基本体制是电位脉冲制（以触发器为例）D为电位输入端，CP（Clock Pulse）为脉冲输入端R,S为电位输入端特性方程如下D=0时，CP上升沿到来时，D触发器状态置0D=1时，CP上升沿到来时，D触发器状态置1第65页/共195页66、时序产生器作用和体制第66页/共195页67、时序产生器作用和体制 硬布线控制器，采用主状态周期节拍电位节拍脉冲三级体制 时序信号产生电路复杂第67页/共195页68、时序产生器作用和体制 微程序控制器，节拍电位节拍脉冲二级体制 利用微程序顺序执行来实现微操作 时序信号产生电路简单第68页/共195页69、时序信号产生器1

37、.功能：产生时序信号各型计算机产生时序电路不相同大、中型计算机的时序电路复杂，微型计算机的时序电路简单2.构成：时钟源环形脉冲发生器节拍脉冲和读写时序译码逻辑启停控制逻辑第69页/共195页70一、时钟脉冲源 电路左边是振荡电路，右边是整形电路，左边的电路产生接近正弦波的波形，右边非门则将其整形为一个理想的方波11RC1C2第70页/共195页71二、环形脉冲发生器 作用：产生一组有序间隔相等或不等的脉冲序列 毛刺产生原因：电路内部原因以及寄存器参数的影响，避免方法：采用循环移位寄存器 电路分析：S为置位端，R为复位端SRDCPQQ第71页/共195页72三、环形脉冲发生器三、环形脉冲发生器第

38、72页/共195页73三、环形脉冲发生器C4C1C2C3第73页/共195页74四、节拍脉冲和读/写时序的编码 节拍脉冲的译码逻辑（一个CPU周期包含4个等间隔的节拍脉冲） 思考：假设一个CPU周期包含5个等间隔的节拍脉冲，环型脉冲发生电路怎样改进？译码逻辑有什么变化？10430332022101.CTCTCCTCCT第74页/共195页75四、节拍脉冲和读/写时序的编码 读写时序信号的译码逻辑表达式 以上带的表示信号来自微程序控制器，持续一个CPU周期 读写时序信号受到控制的信号，而节拍脉冲信号时计算机加上电源后就产生。DRCRD2EWCWE2QMRECMREQ2QIORCIORQ2第75页

39、/共195页76第76页/共195页77五、启停控制逻辑启动、停机是随机的，对读/写时序信号也需要由启停逻辑加以控制。当运行触发器为“1”时，打开时序电路。当计算机启动时，一定要从第1个节拍脉冲前沿开始工作。当运行触发器“0”时，关闭时序产生器。停机时一定要在第4个节拍脉冲结束后关闭时序产生器。第77页/共195页785.3.3 控制方式 机器指令所包含的CPU周期数反映了指令的复杂程度，不同CPU周期的操作信号的数目和出现的先后次序也不相同。 控制方式：控制不同操作序列时序信号的方法。 分为以下几种： 同步控制方式 异步控制方式 联合控制方式第78页/共195页795.3.3 控制方式 同步

40、控制方式（指令的机器周期和时钟周期数不变） 完全统一的机器周期执行各种不同的指令 采用不定长机器周期 中央控制于局部控制的结合 异步控制方式 每条指令需要多长时间就占多长时间 联合控制方式 大部分指令在固定的周期内完成，少数难以确定的操作采用异步方式 机器周期的节拍脉冲固定，但是各指令的机器周期数不固定（微程序控制器采用）第79页/共195页805.4 微程序控制器 发展 微程序的概念和原理是由英国剑桥大学的MVWilkes教授于1951年在曼彻斯特大学计算机会议上首先提出来的，当时还没有合适的存放微程序的控制存储器的元件。 到1964年，IBM公司在IBM 360系列机上成功地采用了微程序设

41、计技术。 20世纪70年代以来，由于VLSI技术的发展，推动了微程序设计技术的发展和应用。 目前，从大型机到小型机、微型机都普遍采用了微程序设计技术。第80页/共195页815.4 微程序控制器 基本思想：仿照解题的方法，把操作控制信号编制成微指令，存放到控制存储器里，运行时，从控存中取出微指令，产生指令运行所需的操作控制信号。从上述可以看出，微程序设计技术是用软件方法来设计硬件的技术。第81页/共195页825.4 微程序控制器5.4.1微程序控制原理 5.4.2微程序设计技术第82页/共195页835.4.1微程序控制原理 1.微命令：控制部件向执行部件发出的各种控制命令叫作微命令，它是构

42、成控制序列的最小单位。例如：打开或关闭某个控制门的电位信号、某个寄存器的打入脉冲等。微命令是控制计算机各部件完成某个基本微操作的命令。2.微操作：是微命令的操作过程。微命令和微操作是一一对应的。微命令是微操作的控制信号，微操作是微命令的操作过程。微操作是执行部件中最基本的操作。第83页/共195页845.4.1微程序控制原理 由于数据通路的结构关系，微操作可分为相容的和互斥的两种：1.互斥的微操作，是指不能同时或不能在同一个节拍内并行执行的微操作。可以编码2.相容的微操作，是指能够同时或在同一个节拍内并行执行的微操作。必须各占一位举一个例子看一下：见下图第84页/共195页85第85页/共19

43、5页865.4.1微程序控制原理3、微指令：把在同一CPU周期内并行执行的微操作控制信息，存储在控制存储器里，称为一条微指令（Microinstruction）。 它是微命令的组合，微指令存储在控制器中的控制存储器中 一条微指令通常至少包含两大部分信息： 操作控制字段，又称微操作码字段，用以产生某一步操作所需的各个微操作控制信号。 某位为1，表明发微指令 微指令发出的控制信号都是节拍电位信号，持续时间为一个CPU周期 微命令信号还要引入时间控制 顺序控制字段，又称微地址码字段，用以控制产生下一条要执行的微指令地址。第86页/共195页875.4.1微程序控制原理4、微程序 一系列微指令的有序集

44、合就是微程序。 一段微程序对应一条机器指令。 微地址 ：存放微指令的控制存储器的单元地址 下面我们举一个十进制加法指令为实例。第87页/共195页885.4.1微程序控制原理 微指令基本格式第88页/共195页895.4.1微程序控制原理 以十进制加法指令流程 数据通路图 操作流程图第89页/共195页905.4.1微程序控制原理 四条微指令如下000 000 000 000 111111000000000取指令操作信号P1判别010 100 100 100 000000010011010存结果LDR2R1-XR2 - Y+第90页/共195页91十进制加法指令的微程序010 001 001

45、100 000000100001001存结果LDR2R2 - XR3 - Y+P2判别P2条件为0，转到取指令的公操作010 001 001 001 000000000000001存结果LDR2R2 - XR3 - Y-转到取指令的公操作第91页/共195页925.4.1微程序控制原理 控制存储器(CM)。 这是微程序控制器的核心部件，用来存放微程序。其性能(包括容量、速度、可靠性等)与计算机的性能密切相关。5、微程序控制器原理第92页/共195页935.4.1微程序控制原理 微指令寄存器(IR) 用来存放从CM取出的正在执行的微指令，它的位数同微指令字长相等。 微地址形成部件 用来产生初始微

46、地址和后继微地址，以保证微指令的连续执行。 微地址寄存器(MAR) 它接受微地址形成部件送来的微地址，为下一步从CM中读取微指令作准备。第93页/共195页945.4.1微程序控制原理 微程序控制器的工作过程(1)执行取指令的公共操作。取指令的公共操作通常由一段取指微程序来完成，在机器开始运行时，自动将取指微程序的入口微地址送MAR，并从CM中读出相应的微指令送入IR。微指令的操作控制字段产生有关的微命令，用来控制实现取机器指令的公共操作。取指微程序的入口地址一般为CM的0号单元，当取指微程序执行完后，从主存中取出的机器指令就已存人指令寄存器IR中了。(2)由机器指令的操作码字段通过微地址形成

47、部件产生出该机器指令所对应的微程序的入口地址，并送入MA(3)从CM中逐条取出对应的微指令并执行之，每条微指令都能自动产生下一条微指令的地址。第94页/共195页955.4.1微程序控制原理(4)一条机器指令对应的微程序的最后一条微指令执行完毕后，其下一条微指令地址又回到取指微程序的人口地址，从而继续第(1)步，以完成取下条机器指令的公共操作。 以上是一条机器指令的执行过程，如此周而复始，直到整个程序的所有机器指令执行完毕。第95页/共195页965.4.1微程序控制原理6、CPU周期和微指令周期的关系第96页/共195页975.4.1微程序控制原理第97页/共195页98机器指令与微指令的关

48、系状态信息第98页/共195页99 例 设某计算机运算器框图如图所示，其中ALU为16位的加法器(高电平工作)，SA,SB为16位暂存器。4个通用寄存器由D触发器组成，Q端输出，其读、写控制功能见下表。 写控制读控制选择WA1WA0W选择RA1RA0R不写入*0不读出*0R3111R3111R2011R2011R1101R1101R0001R0001第99页/共195页100第100页/共195页101 机器采用串行微程序控制方式，其微指令周期见上页图（b)。其中读ROM是从控存中读出一条微指令时间，为1s；ALU工作是加法器做加法运算，为500ns；m1是读寄存器时间，为500ns；m2是写

49、寄存器的工作脉冲宽度，为100ns。 微指令字长12位，微指令格式如下：RA0RA1：读R0-R3的选择控制 WA0WA1：写R0-R3的选择控制R：寄存器读命令 W：寄存器写命令 LDSA：打入SA的控制信号 LDSB：打入SB的控制信号 SB-ALU：传送SB的控制信号 SB-ALU：传送SB的控制信号,并使加法器最低位加1. Reset：清暂存器SB为零的信号 ：一段微程序结束，转入取机器指令的控制信号RA0RA1WA0WA1RWLDSALDSBSB-ALUSB-ALUReset第101页/共195页102要求：用二进制代码写出如下指令的微程序：(1)“ADD R0，R1”指令，即(R0

50、)+(R1)R1(2)“SUB R2，R3”指令，即(R3)-(R2)R3(3)“MOV R2，R3”指令，即(R2)(R3)第102页/共195页103先画出三条指令的微指令的微程序流程图，如下图所示。 其中未考虑“取指周期”和顺序控制问题，也即微程序仅考虑“执行周期”，微指令序列的顺序用数字标号标在每条微指令的右上角。每一框表示一条微指令。 根据给定的微指令周期时间关系，完成ADD，SUB指令的执行动作需要3条微指令，MOV指令只需2条微指令。用二进制代码写出的三条指令的微程序列于下表中，其中*表示代码随意设置(0或1均可)。 第103页/共195页104 指令 微程序代码 ADD 00*

51、10100000 01*10010000 *0101001001 SUB 11*10100000 10*10010000 *1101000101 MOV 10*10100000 *1101001011RA0RA1WA0WA1RWLDSALDSBSB-ALUSB-ALUReset第104页/共195页1055.4.2 微程序设计技术一、设计微指令应当追求的目标 有利于缩短微指令的长度 有利于缩小CM（控制存储器）的容量 有利于提高微程序的执行速度 有利于对微指令的修改 有利于提高微程序设计的灵活性第105页/共195页1065.4.2 微程序设计技术1、微命令的编码方法编码有三种方法：直接表示法

52、/编码表示法/混合表示法 直接表示法：操作控制字段中的各位分别可以直接控制计算机，不需要进行译码。第106页/共195页107 直接表示法举例，操作控制字段的每一个独立的二进制位代表一个微命令，该位为“1”表示这个微命令有效，为“0”表示这个微命令无效。5.4.2 微程序设计技术后继微地址判断条件uA0uA1uA2uA3uA4uA5P0P1P2P3INTSINTCLDIRLDPCM4PC_ADDPC_INCLDIARLDAR1AR1_INCM3LDERIAR_BUS#SW_BUS#RS_BUS#ALU_BUSLRWCEL#WRDLDDR1M1S0S1S211121314151617181920

53、2122232425262728293031323334 微指令格式举例（TEC_5实验平台格式）35TJ第107页/共195页108直接表示法特点： 这种方法结构简单，并行性强，操作速度快，但是微指令字太长，若微命令的总数为N个，则微指令字的操作控制字段就要有N位。 另外，在N个微命令中，有许多是互斥的，不允许并行操作，将它们安排在一条微指令中是毫无意义的，只会使信息的利用率下降。5.4.2 微程序设计技术第108页/共195页1092、编码表示法：将操作控制字段分为若干个小段，每段内采用最短编码法，段与段之间采用直接控制法。5.4.2 微程序设计技术编码表示法特点：可以避免互斥，使指令字大

54、大缩短，但增加了译码电路，使微程序的执行速度减慢第109页/共195页1105.4.2 微程序设计技术3、混合编码法：将前两种结合在一起，兼顾两者特点。一个字段的某些编码不能独立地定义某些微命令，而需要与其他字段的编码来联合定义，如例2：F1与RW第110页/共195页1115.4.2 微程序设计技术 编码注意几点：字段编码法中操作控制字段并非是任意的，必须要遵循如下的原则：把互斥性的微命令分在同一段内，兼容性的微命令分在不同段内。这样不仅有助于提高信息的利用率，缩短微指令字长，而且有助于充分利用硬件所具有的并行性，加快执行的速度。应与数据通路结构相适应。每个小段中包含的信息位不能太多，否则将

55、增加译码线路的复杂性和译码时间。一般每个小段还要留出一个状态，表示本字段不发出任何微命令。因此当某字段的长度为三位时，最多只能表示七个互斥的微命令，通常用000表示不操作。下面举例说明第111页/共195页112123456789顺序控制4、5：00 无操作01 R1X10 R2 X11 DR X 6、7：00 无操作01 R3Y10 R2 Y11 R1 Y 8、9：00 无操作01 10 11 M 混和表示法1、2、3位为直接表示法4、5 6、7 8、9位为编码表示法第112页/共195页例）某机有8条微指令I1-I8，每条微指令所包含的微命令控制信号如下表所示。 a- j分别对应10种不同

56、性质的微命令信号。假设一条微指令的控制字段为8位，请安排微指令的控制字段格式。第113页/共195页解：分析表格，（e ,f ,h）和（b, i, j）对于任何一条微指令，都是相斥性微操作，即不可能在同一个CPU周期中同时发生这些操作，因此可分别组成两个小组或两个字段，然后进行译码产生这六个微命令信号。剩下的a, c, d, g 四个微命令信号可进行直接控制，其整个微指令控制字段组成如下：第114页/共195页第115页/共195页1165.4.2 微程序设计技术二、微指令地址的形成 入口地址：每条机器指令对应一段微程序，当公用的取指微程序从主存中取出机器指令之后，由机器指令的操作码字段指出各

57、段微程序的入口地址，这是一种多分支(或多路转移)的情况。 机器指令的操作码转换成初始微地址的方式主要有两种。计数器的方式多路转移的方式第116页/共195页1175.4.2 微程序设计技术1、入口地址形成：如果机器指令操作码字段的位数和位置固定，可以直接使操作码与微程序入口地址的部分位相对应。第117页/共195页1185.4.2 微程序设计技术2、后继微地址形成方法（1）计数器的方式 方法： 微程序顺序执行时，其后继微地址就是现行微地址加上一个增量(通常为1)； 当微程序遇到转移或转子程序时，由微指令的转移地址段来形成转移微地址。 在微程序控制器中也有一个微程序计数器PC，一般情况下都是将微

58、地址寄存器MAR作为PC 特点： 优点是简单、易于掌握，编制微程序容易 缺点是这种方式不能实现两路以上的并行微程序转移，因而不利于提高微程序的执行速度。第118页/共195页微程序流控制: 下址产生第119页/共195页1205.4.2 微程序设计技术（2）多路转移的方式 根据条件转移如图 条件：状态条件/测试/微指令中微地址/操作码第120页/共195页第121页/共195页1225.4.2 微程序设计技术3、微指令格式分为两类：水平型微指令和垂直型微指令（1）水平型微指令 水平型微指令是指一次能定义并能并行执行多个微命令的微指令。 格式如下控制字段判别测试字段下地址字段第122页/共195

59、页1235.4.2 微程序设计技术 水平型微指令特点： 优点：微指令字较长，速度越快。微指令中的微操作有高度的并行性。微指令译码简单。控制存储器的纵向容量小，灵活性强。缺点：微指令字比较长，明显地增加了控制存储器的横向容量。水平微指令与机器指令差别很大，一般要熟悉机器结构、数据通路、时序系统以及指令执行过程的人才能进行微程序设计，这对用户来说是很困难的。第123页/共195页1245.4.2 微程序设计技术（2）垂直型微指令：采用编码方式。 设置微操作控制字段时，一次只能执行一到二个微命令的微指令称为垂直型微指令。第124页/共195页1255.4.2 微程序设计技术 垂直型微指令的特点： 微

60、指令字短，一般为1020位左右。 微指令的并行微操作能力有限，一条微指令一般只包含一个微操作命令。 微指令译码比较复杂。全部微命令用一个微操作控制字段进行编码，微指令执行时需行完全译码。 设计用户只需注意微指令的功能，而对微命令及其选择、数据通路的结构则不用过多地考虑，因此，便于用户编制微程序。而且，编制的微程序规整、直观，便于实现设计的自动化。 垂直微指令字较短，使控制存储器的横向容量少。 用垂直微指令编制微程序要使用较多的微指令，微程序较长；要求控制存储器的纵向容量大。垂直微指令产生微命令要经过译码，微程序执行速度慢。 不能充分利用数据通路具有多种并行操作能力第125页/共195页1265