高密度封装进展

1、高密度封装进展由作者编写的电子封装工程及高密度封装基板 （与林全堵、祝大同共同编写）两书将于 2003 年 7 月由清华大学出版社出版。 2003 年 3 月2003年 5 月，作者再一次到日本考查，并连续第 6 次参加由 IMAPSJapan(InfernafionalMicroelectronicsandPackagingSociefyJapan)/JIEP(JapanInstituteof ElectronicsPackaging) 和IEEECPMT(Components,Packaging,and Manufacturing Technologg)Society Japan组织，在

2、东京 举行 的 2003 ICEP(International Conference on Electronics Packaging;2003 电子封装国际会议 )。发现电子封装在先进工业国家的发展速度之快，令人惊异。上世纪 80 年代，日本曾提出 “半导体技术立国 ”。在 80 年代中期到 1993 年前后，日本的半导体产业曾领先于美国，独占世界鳌头。目前，日本又提出 “封装技术之国 ”，力图在微电子领域夺回被美国抢去的领先地位，足见日本对电子封装技术的重视。现将作者本次赴日考查及参加 2003ICEP 电子封装国际会议的所见所闻，以高密度封装进展的总题目，涉及若干领域，连续发表，作为上述

3、两本书的补充，以读者。元件全部埋置于基板内部的系统集成封装(Multi Device Sub-assemblie Embedding all Passive and Active Components in Substrate)伴随轻薄短小、高性能便携电子设备的急速增加， 将电子元器件埋置于基板内部的所谓后 SMT （post-SMT ）封装技术已初见端睨。目前，虽然是以埋置 R、C、 L 等无源元件为主，但近年来，将芯片等有源元件，连同元源元件全部埋置于基板内部的终极三维封装技术也在迅速进展之中。1 驱动高密度封装快速发展的两个车轮发展，第一个车轮是以手机为代表的便携电子设备向小型、轻量、薄

4、型方向的进步，电子封装必须适应其发展；第二个车轮是高集成度、超微细化半导体 IC 元件性能的提高，电子封装必须满足其需求。关于前者，除了 IC 卡等超薄形封装必不可少外，即使是微机、笔记本电脑、手机、数码相机、 PDA 等，对封装小型、轻量化的要求也有增无减。从这种意义上讲，超薄型封装的重要性不言而誉。 图 1 表示采用薄形封装的电子设备的实例。关于后者，如图 2 年示，半导体 IC 元件的特征尺寸正向亚 0.1um 进展 .。与此相应，半导体快速提高。但是，这种发展都大大受制于电子封装。从现状看，电子封装 100um 的 “特征尺寸 ”比之半导体芯片0.1um 的特征尺寸要大本个数量级。由

5、SMT 技术将电子元器件实装在基板上的传统技术已拖住半导体 IC 元件快速发展的后腿。因此，急需开发将 IC 芯片及其他元件封装在数微米及数十微米范围内的新型封装技术。被人们知名人士为芯片上系统的 SoC （System on Chip ），即系统 LSI ，是，将一个电子系统制作在同一块芯片上。但是，这种方法有很大的局限性。自先， SoC 并不适用于所有的电路。而且，即使制作在同一块 IC 芯片上，随着半导体芯片特征尺寸逐渐接近到 0.1um ，若原来的工艺路线， 在微细化技术的延长线上将遇到如图 2 所示，难以跨越的壁垒。换句话说，采用现有的半导体工艺技术，要实现 0.1um 以下的特征宽

6、度几乎是不可能。为此，必须采用新的工艺和材料。例如，用金属镶嵌工艺（ damassin ）在沟槽（ trench ），内埋置 Cu ，代替传统的二维布线，从而使布线导体电阻有效降低； 开发介电常数小于 2 的超低介电常数绝缘层；采用 SOI 结构及引入 SoGe 半导体材料等。如此说来，半导体芯片在进步向高集成度发展的过程中，仅靠芯片上系统（ SoC ：System On Chip ）并不能解决所有问题。今后，随着工作频率的不断提高，以克服 EMI （electromagneticinterference ）为中心，必然会采用更多的无源元件。从而，充分利用布线板，将多个元件高密度且最短距离地封

7、装，就显得格外重要。传统的封装方式为实现这一目的， 已经或正在采取各种各样的措施。例如： IC 封装及无源元件的小型化、端子密节距化、元件复合化、基板布线图形微细化、互连孔经微细化、密节距微互联技术等等。但是，所有这些无一不是针对 IC 元件及无源无件搭载在基板上，通过互连线连接的传统封装方式。如图2 所示，靠这种传统封装， 即使在其延长线上， 布线宽度 /布线距离充其量能百叶窗到数十 um 水平，这对于更高速回路来说，与 IC 目样，会遇到由布线阻抗等引发的各种问题。现在看来，避免上述问题的理想方案是， 将需要搭载的所有元器埋置在基板内部，做成一体化结构。这样做不仅能实现小型、薄型封装，还可

8、以保证元件电极间的距离达到最短。近年来，电子元器件和印制线路板正发生日新月异的变化。 IC 元件在实现了超小型封装（如 CSP ）之后，一部分存储器元件等正在向三维（如采用芯片叠层、封装叠层、硅图片叠）封装方向发展。与此同时，元源元件正从片式元件向陶瓷复合部件方向转变。其中，搭载 IC 芯片的埋置无源无件的基板模块，作为高密度封装发展的方向，发展日趋活跃。而且，这些在陶瓷系统中已基本成熟的前提下， 正逐渐在树脂系基板系统中转移并推广。特别是，还出现了将无源及有源元件全部埋置于基板内部的的终极三维封装形式。即使是 SI 芯片本身，为适应这种形式的发展，也正发生着一些变化。一方面芯片中集成无源元件

9、，从而构成集成有无源元件的集成芯片；另一方面， 芯片做成便于埋置于基板内部的系统集成封装创造了条件。下面，就高密度封装在这方面的进展加以介绍。2电子元器件及封装的发展动向在电子元器件向轻薄生龙活虎短小化及高性能、多功能的发展进程中， IC 封装不断进展：以单芯片封装来说，已从 QFP 及 TCP 向 BGA 、CSP 等小型化进展，随着硅圆片级CSP （WLP CSP ）的出现，已实现与裸芯片尺寸完全一致的超小型封装（见图3（a）（d）；而且，通过将不同种芯片二维或三维组装在一起（ MCP ：muhi-chip package ），构成一个多芯征组件（ MCM ），近年来又有新的进展（见图3（

10、e） （i ）；与此同时，将所有上述元件及电路制作在同一芯片（ SOC ）的系统 LSI （见图 3（j），研究开发也相当活跃。但是，系统LSI设计复杂，开发时间长，显然不适合于短寿命期及少量、多品种制品。此外，也难以满足用永及时采用新功能 IC 的要求。由此看来，采用 MCP 及 MCM 等多芯片封装形式是必然趋势。上述的三维 MCP （图 3（ g） （ i）中，由 24 个芯片叠层在一起的封装制品已经面市，成功用于手机中，且不可或缺。在今后的 12 年中， 56 块芯片叠层的制品也会出现。 由于在同一封装中叠层再多的芯片越来越困难， 可以将芯片叠层封装与薄型封装叠层相组合。 富士通公司已

11、开发出将 8 块芯片三维叠装在一起的形式（图 3（ i）。而且，与新的芯片减薄工艺相结合，可以将芯片厚度减薄到 25mm 。这样，8 块芯片叠装在一起的高度仅为 2.0 mm. 按照这种方法 ,不久将有 10 块芯片叠装在一起的封装产品问世 .不仅是为了超小型、高密度化，而且 充分发挥半导体 IC 的性能方面，也迫切要求 IC 芯片三维封装。今后，这种形式的封装制品会急速增加。再从无源元件讲， C、R、 L 等片式元源元件的尺寸正不断缩小。1996 年前后问世的 0630 （ 0.6 mm×0.3 mm ）型片式元件正成为手机等便携类电子设备的主选文件。2002 年在 CEATEC

12、展览会上，又出现了0402 （0.4 mm× 0.2 mm ）型制品。但无论从元件制造再度， 还是封装角度， 这些无源元件都有达到尺寸极限的感觉（图4（a ）。换句话说，尺寸再减小的余地已经很小。与其追求版式式元件的过渡微小化， 缩小元件之间间距也是提高封装密度的有效措施之一。目前元件间距已经能做到0.1 mm 左右。而且，由于微小片式元件的制造及实装都相当困难， 采用单个元件的实装效率和工艺性都很差。 相比之下，若将多个同种或异种的元源元件以二维或三维的形式相组合，制成复合元件（图4（b）、（c）则会明显改善实装效率和工艺性。近年来，伴随着手机等便携电子设备的急速发展，在上述复合元

13、件上搭载IC件的模块化制品正在迅速普及与推广。元电子设备追求高性能、高功能，向轻薄短小方向发展永无止境。目前， GPS 通信等对工作在数 GHg 至数十 GHg 带域的超高频，超小型便携电子设备的需求急速增加。为此，特别需要采用元件复合化、三维封装的形式。但是，采用基板和电子元器件分别制作，再利用 SMT 技术将其组装在一起的传统安装方式，在实现更高性能，更加小型、薄型化等方面，显得有些无能为力。在这种背景下，出现了将无源元件及 IC 等全部埋置在基板内部的终极三维封装形式。这种封装形式在明显提高封装密度的同时， 可使连接元件间的引线大大缩短， 从而可有效抑制由布线分布参数产生的 L、C、R

14、延迟及噪声、发热等，并能充分发挥 IC 芯片的性能。这意味着，电子封装正从 SMT 向后 SMT （ post-SMT ）转变。采用将无源元件及IC 等全部埋置在基板内部的终极三维封装，不仅仅能使电子设备性能和功能提高，利于轻薄短小化，而且由于钎焊连接部位减少，可提高可靠性并能有效降低封装的总价格，因此，人们对这种新的封装形式寄以厚望。3片式元件向陶瓷复合制品方向发展无源元件埋置于基板中的起源，可追溯到上世纪 70 年代开发成功的低温共烧陶瓷多层基板 LTCC（ low temperature co-firing ceraulics substrate ）。在此之前，采用 Al2O3 的多层共

15、烧基板需要在 1500 以上烧成，如此高的烧成温度，难以实现无源元件的共烧集成。而 LTCC 的烧成温度一般为 800900 ，较低的烧成温度为厚膜电阻及厚膜电容预埋共烧集成提供了条件。 这种内部埋置无源元件的 LTCC 多层基板（见图 5）于 80 年代中期达到实用化。但是，这种结构是在玻璃陶瓷生片上印刷 C、 R、L 等元件，经叠层预压、一次烧成来实现。因此，可制作元件的范围窄，只能限定在特殊用途。20 世纪 80 年代后期，通过在钛酸钡等钛电体、 铁氧体等强磁性体生片上印刷电极，经叠层预压、一次烧成制作无源无件。这种技术的开发成功，标志着对埋置元件基板的开发迈入快速发展轨道（见图 4（

16、C）。上述这些陶瓷系的异种材料，在烧成收缩特性及热膨胀特性等方面各不相同，必须采用一次共烧的工艺将生片叠层体烧成， 实现一体化。 为此必须仔细调整成分及共烧工艺，这需要高超的技术和丰富的经验。许多电子元器件厂家及陶瓷、玻璃制品厂家作出了很大贡献。虽然上述方法实现了陶瓷系异种元件的一体化， 但即使多数个无源元件集成，由于 IC 元件不能埋置于基板内部，无件间的引线连接仍不能全部由内部引线完成。随着 IC 芯片端子数的增加，基板中的布线会变得越来越复杂。因此，这种集成化方式最多能埋置数十个无源元件。在这种内部埋置无源无件的复合基板上，搭载IC 元件及不便于埋置于基板内部的无源元件，构成模块化制品（

17、见图4（ d）。这种制品在上世纪90 年代初向世。从本质上讲，采用这种将无源元件埋置于基板内部的陶瓷基板，将IC 等元件搭载于其上的封装形式，仍属于混合IC（HIC ）或 MCM 的范畴。不过，目前已受到广泛关注的将全部元件埋置在基板内部的三维系统集成封装形成，正是从这里开始起步的。自上世纪 90 年代起，随着以手机为代表的便携电子设备的迅猛发展，上述制品首先在高频模块中采用， 并延续至今。而后，又在被普遍看好的蓝牙（ bluetooth ）模块等中采用，近年来其应用幅度增加，并显示出极好的发展前景。顺便指出，目前由埋置 50 个左右无源元件， 由陶瓷基板作成的， 实装尺寸为 10mm

18、5; 10mm 的小型蓝牙模块已开始面市。今后，这种制品除了以更多的模块形式应用之外，还会在 IC 封装基板等中扩大应用。但是，这种埋置无源元件的陶瓷系复合制品也存在一些缺点和问题。 由于陶瓷基板的脆性， 难以胜任大尺寸的薄型基板， 上述埋置无源元件的陶瓷系复合制品似乎是专适用于小型模块或封装。 而且，基板在烧成过程中会产生百他这十几的收缩，烧成后又不能对每个元件进行电气检查等， 要想埋置高精度元件有一定困难。特别是，电阻体烧成前后不能修边调阻值，难以保证其阻值偏差小于 ±1% 。为此，通过将烧成收缩率的分散性抑制在 0.1% 以下 ,并开发出 x、y 方向的烧成收缩率为零的技术，从

19、而使埋置无源元件的参数精度大大提高。目前， 这种制品已达实用化。利用这些技术，即使采用陶瓷系制品， 23 年后也会出现埋置高精度无源元件的制品。陶瓷系另一个不好解决的问题是，由于需要 1000 左右的高温烧结， IC 芯片难以埋置于基板之内。采用后面将要介绍的树脂系基板，则可以解决这问题。4芯片硅基板上也能集成无源元件如上一节所述，前些年，将无源元件埋置于基板内的三维集成方式似乎是陶瓷系基板的独角戏。但最近情况发生了很大变化。在Si 基析上，采用半导体工艺，也可形成 C、R、L 等无源元件，由此制成了埋置无源元件的芯片集成器件IPD（ integrated passive device ）。这

20、里所说的 IPD 并不是指集成无源元件的集成电路芯片，而是指将在半导体 IC 内埋置困难、 参数较大的无源元件也与 Si 芯片集成在一起。图 6 是最近发表的 ST 微电子与富士通研究所开发的， Si 芯片中集成无源元件的 IPD 器件的实例。 ST 微电子采用铁电体薄膜形成 C（S500PF ），采用扩散电阻形成 R（1100k ），采用螺旋导体形成 L，目前已能在一个芯片中集成 30 个以上的无源元件。而且，应需要，还能在其中埋置三极管等有源元件。富士通研究所利用 BST （钡锶钛酸盐）的薄膜，已能在 1.60mm× 1.85mm 面积上形成 0.035 f（1MHg ：耐压 1

21、0V ）的集成电容。这种埋置无源元件的集成芯片制品，除用于倒装芯片（ FC）或 CSP 结构与布线板或 IC 芯片相组合（图 6（b）上）外，还可以用作 MCP 的 Si 封装基板（图 6（b）下），后者正好构成 SoS（ Si on Si）结构。这种埋置无源元件的集成芯片制品， 除具有小型、 薄型化的优点之外， 在减少寄生电路参数及提高可靠性方面具有良好效果。由于采用半导体微细加工技术，制品尺寸可以做得更小，随着工艺的完善和标准化进展，其用量会越来越多，估计将来在价格方面不会存在大的障碍。但从另一方面讲，为了提高 IC 芯片的性能，希望尽量缩短元件间的引线距离， 而无源元件集成于芯片中， 势

22、必造成芯片尺寸增加，这对于降低是不利的。 但无论怎么说， 由于这种集成芯片系统的封装密度高，对于改善芯片性能效果明显。 以此为基础， 有可能发展成为一种新的封装形态。与其他封装形态相比，到底在性能、价格方面的竞争力如何，还要靠以后的实践来检验。无论是采用陶瓷系， 还是采用下面要介绍的树脂系， 在其基板中埋置无源器件的三维封装， 今后在相互竞争又相互借鉴的过程中， 会逐步完善，对这方面的动向应引起我们注意。5埋置元件的基板正推广到有机系统在陶瓷系基板中埋置电子元件取得成功的基础上，人们开始在树脂系基板中埋置电子元件的形容开发，以实现三维集成化封装，近年来取得重大进展。 树脂系基板中埋置元件同时可

23、以大大缩短布线距离， 其对高频、高速电路的优势性与陶瓷系基板是同样的。特别是，由于前者不需要高温烧结，不存在烧结收缩问题，而且集成之前可以对元件调整修边， 又适合于大型基板， 在降低价格方面有很大潜力。目前，受埋置元件种类、尺寸及性能参数等的限制，首先是用于高频模块用基板和 BGA/CSP 等封装基板，并已达到实用化（见图7（ a）（b）。而且，近年来显示出从陶瓷系埋置元件基板向有机系埋置元件基板转化的趋势。 特别是在美国，近年来更隹重于有机系埋置元件基板的研究开发。 并已着手缺定专用名词的定义，材料、试验方法的标准等。实际上，将电子元件埋置于树脂系基板内部的努力并不是最近才开始的，很早以前人

24、们就进行过类似的尝试。例如，为埋置电阻元件，在 Cu 箔一衬底树脂基材之间通过电镀，形成 Nip 系电阻膜，再对 Cu 箔及电阻膜分别蚀刻，形成导体布线及所需要的电阻，利用这种布线基材技术（ Ohmega ply Technologies ），就可以在有机基板内部埋置电阻元件（图 8（a）；再如，为了埋置电容元件，可采用厚 50m左右的贴附薄铜箔的积层板，对 Cu 箔进行蚀刻形成对向电极，并由此形成埋入 C 的多层基板（图 8（b）：ZYCON ）。但是，这些制品在片式元件小型化和低价格化的竞争中，并未显示出太大的优势，除少部分制品之外， 并未推广和普及。在此之后，人们采用更为积极的方式进行内

25、部埋置元件的基板材料和结构的开发。例如，采用在树脂中分别混入铁电体、电阻体、铁磁性体粉未制作的膜片或浆料，通过 Cu 箔及导电浆料形成电极，用以制作C、 R、L 元件；或者在通常的绝缘膜片上通过溅射镀膜或CVD 法形成 C、R、L 元件。这此代表性的在基板内部埋置 C、R 的结构，如图9（ a）（b）所示。图 10 表示在有机基板内埋置电容元件的各种形成方法。图（ a）是有采用介电体膜片埋置电容 C 的方法。首先，将钛酸钡系及氧化钛系微粉末混入环氧树脂等绝缘性树脂中，做成介电体复合材料膜片， 在其两面所需要的部位， 由铜箔形成电极，再通过多层积层形成埋置电容 C。图（ b）是采用浆料或溅射镀膜

26、埋置电容 C 的方法。首先，在铜箔或导电薄膜构成的下部电极上，通过厚膜浆料印刷或薄膜溅射，形成介电体膜， 再利用异电性浆料或薄膜， 在介电体膜表面形成上部电极，最后通过多层积层法形成埋置电容 C。但是，由铁电体陶瓷粉末与树脂混合制成的复合材料，介电常数很低。例如，介电常数超过 1000 的粒径为数微米的钛酸粉末，与环氧树脂混合后，即使经加热处理，其介电常数也很难超过 50 。究其原因，一是不能获得连续的钙钛矿结构的膜层，二是粉末之间被低介电常数的树脂所隔离。 即使采用介电体材料的溅射膜，在树脂膜片在加热温度（ 300 以下）内，由于析出，非晶态成分多，因此介电常数只能达到 100 左右。因此，

27、与陶瓷系基板相比，埋置元件的电容量受到限制。估计在 23 年内，在制品化获得进展的同时，其应用将只限于高频模块等。内部埋置电感的情况与上述埋置电容的情况类似。目前，有机系基板内埋置元件的目标是， 开发出与陶瓷系钛酸钡及铁氧体相类似的树脂膜片。尽管从目前看来难度很大，但是，人们正在通过采用纳米粉末，开发在树脂固化温度下也能实现烧结的技术。这种技术如果能在数年内开发成功，埋置无源元件的有机系基板就有呆能在广泛的回路中采用。 并期望从高频模块扩展到一般的基板模块（图 7（ c）。图 11 表示有机基板内埋置电阻元件的各种形成方法。图 （a）表示在 Cu 箔电极上印刷碳 /树脂浆料，经积层、蚀刻 Cu

28、 箔，用以埋置电阻元件的工艺路线；图（ b）表示在 Cu 箔上电镀镀 Ni 系电阻膜，或在 Cu 箔上全面溅射沉积 CrNi 、TiW薄膜等，贴附绝缘树脂膜片，再对铜箔刻蚀，形成 R 后，经积层、蚀刻 Cu 箔，用以埋置电阻元件的工艺路线。 由上述方法获得的电阻体元件与埋置于陶瓷系基板中的不同。前者在几乎所有场合，电阻体形成之后，都能先修边调阻值，从而可获得高精度电阻体。此外，树脂基电阻体与树脂系电容、电感元件不同，前者可获得阻值分布范围相当广泛的元件。但是， 由于其固化温度低， 与陶瓷基元件相比，在稳定性方面存在一些问题。图 12 表示采用上述方法，正在实现制品化的埋置电子元件的基板模块实例

29、。图（ a）是利用膜片积层获得的，埋置 C、 R、L 的模块（ TDK 公司）；图（ b）是种用印刷、涂布方式获得的埋置 C、 R 的模块基板结构（ Motorola ）。无论上述哪种情况，由于其 C、 L 数值受到限制，目前仅限于用在高频模块中。另一方面，为了获得稳定且数值分布较宽的 C、 R 埋置元件，有人采用图 5 所示，先在玻璃陶瓷低温共烧基板（ LTCC ）中埋置高温烧成厚膜 C、 R，而后再将其埋置于树脂系基板中的方式。例如，先在 Cu 箔上所定位置，印刷 C、 R 高温烧成用厚膜浆料，在氮气气氛中经 800900 烧成后，在有元件的一侧贴附树脂基板，对铜箔蚀刻形成 C、R。若需要

30、，在该阶段进行修边调阻值。而后，再按通常的积层工艺实现多层化，制取埋置元件的树脂系基板（图 13 ）。采用这种方法制作的 C，由于是高温烧成，介电常数可接近 1000 ，无论在性能、可靠性等方面均可达到接近陶瓷基板内部埋置的 C、R 元件的水平。但是，由于采用Cu 箔，需要开发能在 N2 中烧成，并能与铜箔烧结在一起的浆料。例如，电阻浆料可以采用 LaB6 系（Du Pont ）。采用这种方法，元件可选择的范围很广，即使是树脂系基板，内部埋置无源元件的发展前景也十分看好。但是， 开发这种新材料，新工艺需要时间。 目前，只有薄型微小片式元件埋置于树脂系基板内部的方法达到制品化水平。首先达到实用的

31、有封装用基板（ interposeo ）和模块基板（图 14（a）（ b），今后会逐渐推广到系统集成封装模板（图 14（ c）。需要指出的是，由于这种结构是将热膨胀系数不同的薄型片式元件埋置于基板中， 应特别注意积层后元件电极及层间互连孔的连接可靠性。6埋置有源及无源器件的系统集成封装基板已有产品问世以上所述，只是将无源元件埋置于基板之中，而在基板表面通过 SMT 实装 IC 封装或某些难以埋置于基板内部的无源元件。 但是，随着埋置的无源元件数量的增加，和表面贴装元件（ SMD ）到脚数的急增，反而有可能造成到线总长度增加。对此，若能连同 IC 芯片，一起把所有无源、有源元件统统埋置于基板内部

32、，则不仅能使有源、无源元件间的引线缩短，提高整体性有，而且对实现超小型、薄型化极为有利。目前，有关这方面的研究开发十分活跃（图 7（d）。为实现这一目的，采用陶瓷系高温烧成的方式显然是不行的，只能限定在树脂生活费。而且， IC 元件与无源元件不同， 不能在基板内做成， 只能采用薄型封装或 CSP 、裸芯片等形式，将其埋入基板之中。埋置 IC 芯片的手段，一般是采用芯片电极面朝上的方式， 将 IC 芯片埋于树脂中，仅使电极部分露出，通过互连布线与其他元件相连。这种技术可以追溯到1970 年 GE 公司开发的 STD （semiconductor-thermoplastic-dielectric

33、）法（图 15(a) ）。利用薄膜导体所形成的微细图形，可以对应芯片电极的微细化和多端子化。由于引线间距大大缩短，特别适用于高频 MCM 。而且，这种方法还能制成超薄型封装。在这种埋置 IC 芯片的布线方式中，采用同样的工艺可以将 IC 芯片按顺序在所定的位置积层，从而可制取三维布置 IC 芯片的 MCM 结构（图 15（ b）。进一步在层间形成无源元件（图 15（c），则可以制成如图 15（ c）所示，埋置有源及无源元件的三维 MCM 模块式基板。图 15（ c）与前面的图 7（a ）是完全一致的。上述结构与二维 MCM 相比，可能进一步缩短元件间的布线长度，因此特别适用于高速、高频IC 的封装。但是，对于这种情况，由于基板内埋置有热膨