数字时钟报告

1、厦门工学院 数字逻辑系统课程设计报告题 目： 数字时钟设计 专业、班级： 13级通信3班 学生姓名： 董荣 学 号： 1302303009 指导教师： 刘玉玲 分 数 : 2015年 月 日任 务 书设计题目数字时钟设计 学生姓名董荣 1302303009所在院系电子信息工程系专业13通信3班 设计要求： 1、时钟：24小时制； 2、能同时显示时钟、分钟和秒钟； 3、具备时、分、秒三级校时功能； 4、接入电源后，时钟能自动运行显示时间； 创新要求：1、能同时显示星期几 2、能整点报时 设计步骤： 1、理解数字时钟的基本原理； 2、学习proteus 软件的使用； 3、用proteus软件仿真电

2、路图； 4、电路图仿真运行无误后画出pcb图，买元件，印图焊接电路板。课设进度安排：第11周 查阅资料，制定方案，系统框图第12周 设计单元电路，利用proteus进行电路 仿真，验证方案（明德221验收）第13周 制作电路板第14周 验收实物（明德221验收）第15周 提交课设报告目录一、基本要求·························

3、·····················1二、设计方案选取与论证···························

4、·········1 2.1原理框图·······································

5、83;·····1 2.2设计思路···········································

6、··2三、电路设计与仿真·········································2 3.1所需芯片资料···

7、83;·····································3 3.2秒信号发生电路··········

8、83;·····························5 3.3时钟显示电路··················

9、3;·····················6 3.4校时电路···························&

10、#183;············7 3.5整点报时电路···································&#

11、183;····8 3.6总电路图········································9 3.7 PCB图··&

12、#183;·····································9 3.8 3D预览··········

13、83;·····························10四、制作及调试过程··················

14、3;·····················11五、心得体会···························&#

15、183;············12一、基本要求1、时钟：24小时制；2、能同时显示时钟、分钟和秒钟；3、具备时、分、秒三级校时功能；4、接入电源后，时钟能自动运动显示时间；5、能够进行整点报时；二、设计方案选取与论证1、原理框图数码管显示器数码管显示器数码管显示器数码管显示器数码管显示器数码管显示器BCD码七段译码器转换电路BCD码七段译码器转换电路BCD码七段译码器转换电路BCD码七段译码器转换电路BCD码七段译码器转换电路BCD码七段译码器转换电路二十四进制计数器二十四

16、进制计数器二十四进制计数器校时电路校时电路校时电路秒脉冲信号发生电路 整点报时电路2、设计思路时间显示模块电路：我用了CD4511一个用于驱动共阴极LED（数码管）显示器的BCD码七段码译码器以及十进制计数器74LS160来作为时间显示模块。但是74LS160只有一个CP脉冲输入端，在进行校时时会出现高位校时干扰低位显示的情况，在经过一番考虑思索以后，我用了两个二极管来解决这一情况。二极管具有单向导电性，在进行校时时产生的低电位不会再影响低位的CP脉冲输入端，从而不会影响其时间显示。整点报时模块电路：在每小时的59分5059秒的时候，分位产生的信号的BCD码是0101 1010，秒位

17、产生的BCD码是0101,100X(X表示0或1)我们可以把这些产生高电平的位接在CD4068（CD4068是8输入与/与非门）的6个输入引脚上，再把X这一位也接在CD4068上从而产生一个频率为2HZ的方波来驱动蜂鸣器使蜂鸣器发出“嘀、嘀、嘀”的响声。以实现整点报时功能。秒信号发生器：555芯片可以接成多谐振荡器，通过调节所使用的电阻和电容的值可以改变555芯片输出方波的频率，当调到合适的值时，可以使它恰好输出频率为1HZ的方波作为秒信号使用。考虑到开关抖动现象，校时模块电路实验实验箱上的按键开关，每输出一个脉冲信号可以改变分个位和十个位，同时考虑到干扰问题，进位接线和校时接线接在不同的时钟

18、输入端。三、电路设计与仿真1、所需芯片及其管脚图和部分资料（1）555计时器（用于产生秒脉冲）它的各个引脚功能如下：  1脚：外接电源负端VSS或接地，一般情况下接地。  8脚：外接电源VCC，双极型时基电路VCC的范围是4.5  16V，CMOS型时基电路VCC的范围为3  18V。一般用5V。3脚：输出端Vo    2脚：低触发端    6脚：TH高触发端  4脚：是直接清零端。当此端接低电平，则时基电路不工作，

19、此时不论TR、TH处于何电平，时基电路输出为“0”，该端不用时应接高电平。  5脚：VC为控制电压端。若此端外接电压，则可改变内部两个比较器的基准电压，当该端不用时，应将该端串入一只0.01F电容接地，以防引入干扰。    7脚：放电端。该端与放电管集电极相连，用做定时器时电容的放电。（2）十进制计数器74LS16074LS160同步可预置四位二进计数器是由四个D 型触发器和若干个门电路构成，内部有超前进位，具有计数、置数、禁止、直接（异步）清零等功能。对所有触发器同时加上时钟，使得当计数使能输入和内部门发出指令时输出变化彼

20、此协调一致而实现同步工作。这种工作方式消除了非同步（脉冲时钟）计数器中常有的输出计数尖峰。缓冲时钟输入将在时钟输入上升沿触发四个触发器。这种计数器是可全编程的，即输出可预置到任何电平。当预置是同步时，在置数输入上将建立一低电平，禁止计数，并在下一个时钟之后不管使能输入是何电平，输出都与建立数据一致。清除是异步的（直接清零），不管时钟输入、置数输入、使能输入为何电平，清除输入端的低电平把所有四个触发器的输出直接置 为低电平。有了超前进位电路后， 无须另加门，即可级联出n位同步应用的计数器。它是借助于两个计数使能输入和一个动态进位输出来实现的。两个计数使能输入（ENP 

21、;和ENT）计数时必须是高电平，且输入ENT必须正反馈，以便使能动态进位输出。因而被使能的动态进位输出将产生一个高电平输出脉冲，其宽度近似等于QA 输出高电平。此高电平溢出进位脉冲可用来使能其后的各个串联级。使能ENP 和ENT 输入的跳变不受时钟输入的影响。电路有全独立的时钟电路。改变工作模式的控制输入（使能ENP、ENT 或清零）纵使发生变化，直到时钟发生为止，都没有什么影响。计数器的功能（不管使能、不使能、置数或计数）完全由稳态建立时间和保持时间所要求的条件来决定。（3）CD4511CD4511是一个用于驱动共阴极LED（数码管）显示器的 

22、;BCD 码七段码译码器，特点：具有BCD转换、消隐和锁存控制、七段译码及驱动功能的CMOS电路能提供较大的拉电流。可直接驱动LED显示器。CD4511是一片 CMOS BCD锁存/7 段译码/驱动器，引脚排列如图2所示。其中a b c d 为BCD码输入，a为最低位。LT为灯测试端，加高电平时，显示器正常显示，加低电平时，显示器一直显示数码“8”，各笔段都被点亮，以检查显示器是否有故障。BI为消隐功能端，低电平时使所有笔段均消隐，正常显示时， B1端应加高电平。另外 CD4511有拒绝伪码的特

23、点，当输入数据越过十进制数9(1001)时，显示字形也自行消隐。LE是锁存控制端，高电平时锁存，低电平时传输数据。ag是 7 段输出，可驱动共阴LED数码管。另外，CD4511显示数“6”时，a段消隐；显示数“9”时，d段消隐，所以显示6、9这两个数时，字形不太美观 图3是 CD4511和CD4518配合而成一位计数显示电路，若要多位计数，只需将计数器级联，每级输出接一只CD4511和LED数码管即可。所谓共阴LED数码管是指7段LED的阴极是连在一起的，在应用中应接地。限流电阻要根据电源电压来选取，电源电压5V时可使用300的限流电阻。2、秒信号发生电

24、路电路图如下：在这个电路中，使用555接成多谐振荡器其震荡频率可以用以下公式计算： T=（R1+RV1上+2R2+2RV1下）*C1*In2 当我们取R1=R2=40K，RV1=5K，C1=10u时通过调整RV1可以使 （R1+RV1上+2R2+2RV1下）=144K时恰可使T=1s从而得到秒信号。秒信号由引脚3引出做为电路的计时信号。3、显示电路电路图如下上图为电子时钟的时位和分位。整个电子表的的核心芯片是74LS160，它是一个10进制加法计数器，因此只需要6个芯片，进行级联即可实现两个六十进制和一个二十四进制计数器，再加上一些合适的逻辑门，实现置零和进位。&

25、#160;  上图是秒显示电路设计图，右边为秒个位，左边为秒十位在这个电路中主要是应用了74LS160的CP端。在右边的74LS160的CP输入端也就是引脚2加入秒信号就可以实现秒的累加，从而得到秒的个位。在秒的个位计数到“9”的时候在RCO端也就是右边74LS160的引脚15会产生一个高电平，在这里我们用这个高电平做为秒的十位的进位信号。但是由于这个高电平是在秒的个位到“9”的时候就产生上跳变，而74LS160也是在CP脉冲的上跳变到达时才会有效，故如果直接把它与左边芯片的CP相接的话会使左边这个芯片在09,19,29,39,49,59,时就进位，不满足电子表的逢10进位

26、的要求。因此这个地方需要做一个特殊的处理。就是在左边芯片的CP脉冲与右边的RCO之间接一个反相器。在计时到“24”时时位产生的BCD码为0010 0100 我用了产生“1”的这两根信号线经过一个与非门来使时位的高位和低位清零，从而产生24进制计数器。自此，一个二十四进制计数器，两个六十进制计数器就做好了。4、校时电路电路图如下图中是调秒位与分位的按键模块。当校时时，把右边的开关SW1打开，调秒位的时候，按下右边的按键，秒位的进位CP脉冲就会由高电位变为低电位，当松开按键时，就会有一个上跳变使计数器加一，从而达到调时的目的。但是这种方法只适合调秒位的时间，对于分位还有时位，就

27、不适用了。对于时位和分位来说，位的进位信号与秒位的清零信号是同一个信号，如不在这之间加一个二极管，分或者时调时信号会使秒位的十位清零，影响秒位的时间。当加一个如图所示的二极管时，由于二极管的单向导电性，使得秒位清零信号的高电平不会受到调时分或时位时产生的低电平的影响。从而解决了调时高位时会影响低位时间的问题。5、报时电路电路图如下 报时电路模块中的报时信号输出电路如上图所示，用的芯片是CD4068，CD4068是一个8输入与/与非门，与非门的引脚分别接CD4518芯片的对应的输出引脚，使其在59分51秒开始输出报时信号，根据要求将报时信号设计为第51、53、55、57、59秒时输出报

28、时信号，在这些时间时产生的BCD码为： 0101 1001 0101 XXXX （X表示为0或1）  将4068的引脚2,3,4,5,9,10分别接在产生“1”的这些位上，将秒位个位的最低位接在引脚11上，引脚12接在高电平上。这样之后在51、53、55、57、59秒时在引脚4上就会产生一个高电平，蜂鸣器在有高电平来临时就会发出“嘟嘟嘟”的声音。6、总电路图7、PCB图8、3D预览 四、制作及调试过程跳线多条接错使得电路板正负极相通导致数码管无法显示，74ls01芯片方向焊错，以及线路焊的杂乱不稳，导致接触不良。心得体会 忙忙碌碌的度过前段时间