单片机原及应用C语言版8

1、单片机原理及应用单片机原理及应用 （c语言版）语言版）第第8章章 单片机系统扩展单片机系统扩展主主 编：编：周国运周国运本章本章制作：制作：赵天翔赵天翔中国水利水电出版社中国水利水电出版社第第8章章 单片机系统扩展单片机系统扩展 目目 录录 8.1 扩展并行三总线扩展并行三总线 8.2 扩展简单并行输入扩展简单并行输入/输出口输出口 8.3 扩展并行数据存储器扩展并行数据存储器 8.4 串行扩展总线接口技术串行扩展总线接口技术 第第8章章 单片机系统扩展单片机系统扩展 本章主要介绍了本章主要介绍了mcs-51单片机系统扩展的单片机系统扩展的方法。方法。通过扩展并行三总线来进行并行总线通过扩展并

2、行三总线来进行并行总线接口扩展；通过接口扩展；通过uart或或i/o口模拟几种串行口模拟几种串行通信的特点来进行串行总线接口扩展。通信的特点来进行串行总线接口扩展。8.1 扩展并行三总线扩展并行三总线 主要内容主要内容 8.1.1 片外三总线结构片外三总线结构 8.1.2 mcs-51系统扩展的实现系统扩展的实现 8.1.3 总线驱动总线驱动8.1.1 片外三总线结构片外三总线结构 通常，微机的通常，微机的cpu外部都有单独的并行外部都有单独的并行地地址总线、数据总线、控制总线址总线、数据总线、控制总线。mcs-51单片机由于引脚的限制，单片机由于引脚的限制，数据总数据总线和地址总线是复用的线

3、和地址总线是复用的。 地址需要锁存：地址需要锁存：为了能把复用的数据总线为了能把复用的数据总线和地址总线分离出来以便同外部的芯片正确和地址总线分离出来以便同外部的芯片正确的连接，需要在单片机的外部增加地址锁存的连接，需要在单片机的外部增加地址锁存器，从而构成与一般器，从而构成与一般cpu相类似的三总线结相类似的三总线结构，如图构，如图8-1所示。所示。p2ale89c52p0psenwrrd地址地址锁存器锁存器地址总线地址总线数据总线数据总线控制总线控制总线a8a15a0a7d0d78.1.1 片外三总线结构片外三总线结构图图8-1 89c52扩展的三总线扩展的三总线alep0.7p0.6p0

4、.5p0.4p0.3p0.2p0.1p0.0le oe8d 8q7d 7q6d 6q5d 5q4d 4q3d 3q2d 2q1d 1qa7a6a5a4a3a2a1a089c5274hc573图图8-2 地址总线扩展电路地址总线扩展电路8.1.1 片外三总线结构片外三总线结构 地址锁存器地址锁存器74hc573与单片机与单片机p0口连接，扩口连接，扩展地址总线，如图展地址总线，如图8-2所示。所示。 74hc573简介简介74hc573是有输出三态门的电平允许是有输出三态门的电平允许8位位锁存器。锁存器。引脚信号如下：引脚信号如下： oe：输出允许端输出允许端，为，为0时芯片有效。时芯片有效。l

5、e：锁存控制端锁存控制端，高电平时，高电平时，锁存器的锁存器的数据输出端数据输出端q的状态，与数据输入端的状态，与数据输入端d相同，相同，即即锁存器是透明的锁存器是透明的；当；当le端端从高电平返回从高电平返回到低电平时（下降沿后），到低电平时（下降沿后），输入端的输入端的数据就数据就被锁存在锁存器中被锁存在锁存器中，数据输入端，数据输入端d的变化不的变化不再影响再影响q端。端。8.1.1 片外三总线结构片外三总线结构 一、地址总线一、地址总线 地址总线地址总线（address bus，ab）用于传送）用于传送单片机送出的地址信号，以便进行存储器单单片机送出的地址信号，以便进行存储器单元和元和

6、i/o端口的选择。端口的选择。 地址总线是单向的地址总线是单向的，只能由单片机向外，只能由单片机向外发送信息。发送信息。 地址总线的数目决定了可直接访问的存地址总线的数目决定了可直接访问的存储单元的数目。储单元的数目。 8.1.1 片外三总线结构片外三总线结构 二、数据总线二、数据总线 数据总线数据总线（data bus，db）用于单片机）用于单片机与存储器或与存储器或i/o端口之间的数据传送。端口之间的数据传送。 一般数据总线的位数与一般数据总线的位数与cpu的字长一致，的字长一致，mcs-51单片机的数据总线是单片机的数据总线是8位的。位的。 数据总线是双向的数据总线是双向的，可以进行两个

7、方向，可以进行两个方向的数据传送。的数据传送。三、控制总线三、控制总线 控制总线控制总线（control bus，cb）是单片机）是单片机发出的以控制片外发出的以控制片外rom、ram和和i/o口读口读/写操作的一组控制线。写操作的一组控制线。 8.1.1 片外三总线结构片外三总线结构8.1.2 mcs-51系统扩展的实现系统扩展的实现 一、以一、以p0口作低口作低8位地址及位地址及8位数据位数据的复用总线的复用总线 复用，复用，即一段时间内作两种或两种以上即一段时间内作两种或两种以上用途。用途。 在这里指在这里指p0口在每个口在每个cpu周期的周期的前半个前半个周期周期输出低输出低8位地址，

8、由地址锁存器锁存，位地址，由地址锁存器锁存，然后由地址锁存器代替然后由地址锁存器代替p0口输出低口输出低8位地址。位地址。后半个周期后半个周期进行进行8位数据的输入输出。位数据的输入输出。 二、以二、以p2口作为高口作为高8位的地址总线位的地址总线 p0口的低口的低8位地址加上位地址加上p2的高的高8位地址就位地址就可以形成可以形成16位的地址总线位的地址总线，达到，达到64kb的寻的寻址能力。址能力。 实际应用中，往往不需要扩展那么多地实际应用中，往往不需要扩展那么多地址，扩展多少用多少口线，剩余的口线仍可址，扩展多少用多少口线，剩余的口线仍可作一般作一般i/o口来使用。口来使用。8.1.2

9、 mcs-51系统扩展的实现系统扩展的实现 三、控制信号线三、控制信号线ale：地址锁存信号地址锁存信号，用以实现对低，用以实现对低8位位地址的锁存。地址的锁存。psen：片外程序存储器读选通信号片外程序存储器读选通信号。ea：程序存储器选择信号。程序存储器选择信号。为为低电平时低电平时，访问访问外部外部程序存储器；为程序存储器；为高电平时高电平时，访问，访问内内部部程序存储器。程序存储器。wr：片外数据存储器写选通信号。片外数据存储器写选通信号。rd：片外数据存储器读选通信号。片外数据存储器读选通信号。8.1.2 mcs-51系统扩展的实现系统扩展的实现8.1.3 总线驱动总线驱动 总线驱动

10、的原因：总线驱动的原因：在单片机应用系统中，在单片机应用系统中，扩展的三总线上挂接很多负载，如存储器、扩展的三总线上挂接很多负载，如存储器、并行接口、并行接口、a/da/d接口、显示接口等，但接口、显示接口等，但总线总线接口的负载能力接口的负载能力有限，因此常常需要通过连有限，因此常常需要通过连接接总线驱动器总线驱动器进行总线驱动。进行总线驱动。 总线驱动器的作用：总线驱动器的作用：对于单片机的对于单片机的i/o口口只相当于增加了一个只相当于增加了一个ttl负载，因此驱动器负载，因此驱动器除了对后级电路驱动外，还能对负载的波动除了对后级电路驱动外，还能对负载的波动变化起隔离作用。变化起隔离作用

11、。 在对在对ttl负载驱动时，负载驱动时，只需考虑驱动电只需考虑驱动电流的大小。流的大小。 在对在对mos负载驱动时，负载驱动时，mos负载的输入负载的输入电流很小，更多地要考虑对分布电容的电流电流很小，更多地要考虑对分布电容的电流驱动。驱动。 8.1.3 总线驱动总线驱动 总线驱动器的选择：总线驱动器的选择： 系统总线中地址总线是单向的，因此驱动系统总线中地址总线是单向的，因此驱动器可以选用单向的，如器可以选用单向的，如74ls244，还带有三还带有三态控制，能实现总线缓冲和隔离。态控制，能实现总线缓冲和隔离。 数据总线是双向的，其驱动器也要选用双数据总线是双向的，其驱动器也要选用双向的，如

12、向的，如74ls245。74ls245也是三态的，有也是三态的，有一个方向控制端一个方向控制端dir。dir=1时输出时输出（anbn），），dir=0时输入（时输入（anbn）。）。 8.1.3 总线驱动总线驱动8.2 扩展简单并行输入扩展简单并行输入/输出口输出口 89c52有有p0p3四组四组i/o口，但是在某些口，但是在某些特定的场合，可能会出现特定的场合，可能会出现i/o口不够用的情口不够用的情况。这时就需要通过扩展来增加况。这时就需要通过扩展来增加i/o口的数口的数量以满足使用的需要。量以满足使用的需要。 在很多应用系统中，在很多应用系统中，采用采用74系列系列ttl电电路或路或4

13、000系列系列mos电路芯片，扩展并行数据电路芯片，扩展并行数据输入输出。输入输出。 例例1 在图在图8-4中，当中，当p2.0=0，wr=1，rd=0时，通过时，通过74hc244（扩展输入）（扩展输入）读读入按键状态，当入按键状态，当p2.0=0，wr=0，rd=1时，通过时，通过74hc573（扩展输出）（扩展输出）根据按根据按键状态驱动发光二极管发光。键状态驱动发光二极管发光。 74hc244、74hc573的操作地址设为的操作地址设为0 xfeff。8.2 扩展简单并行输入扩展简单并行输入/输出口输出口p0.0p0.1p0.2p0.3p0.4p0.5p0.6p0.789c52 wrp

14、2.0rdd0 q0d1 q1d2 q2d3 q3d4 q4d5 q5d6 q6d7 q7le vccq0 d0q1 d1q2 d2q3 d3q4 d4q5 d5q6 d6q7 d7g+74hc57374hc244+5v图图8-4 简单简单i/o接口扩展接口扩展 8.2 扩展简单并行输入扩展简单并行输入/输出口输出口c语言程序清单：语言程序清单：#include void main()unsigned char data tmp1, tmp2=0;unsigned char xdata *pt1;pt1=0 xfeff; /给指针赋地址值给指针赋地址值0 xfeffwhile(1) /循环循环

15、 tmp1=*pt1;/从从74hc244输入数据输入数据 if (tmp1!=tmp2)/判断输入改变时，判断输入改变时， *pt1 =tmp1;/从从74hc573输出数据输出数据 tmp2=tmp1; 汇编语言程序清单：汇编语言程序清单：mov30h,#00h ;设一初值设一初值movdptr,#0feffh ;设端口地址设端口地址loop:movxa,dptr;从从244读键盘新值读键盘新值cjnea, 30h, next;与上次值比较与上次值比较sjmp loop;相等再读键盘值相等再读键盘值next:mov 30h,a;保存新键盘值保存新键盘值movxdptr,a;从从573输出键

16、盘值输出键盘值sjmp loop;继续读取键盘值继续读取键盘值8.2 扩展简单并行输入扩展简单并行输入/输出口输出口8.3 扩展并行数据存储器扩展并行数据存储器主要内容主要内容 8.3.1 扩展存储器概述扩展存储器概述 8.3.2 数据存储器的扩展数据存储器的扩展8.3 扩展并行数据存储器扩展并行数据存储器 数据存储器即随机存取存储器数据存储器即随机存取存储器（random access memory，ram），用于存放可随时），用于存放可随时修改的数据信息。修改的数据信息。 单片机使用的主要是静态单片机使用的主要是静态ram。 mcs-51系列单片机片外数据存储器的空系列单片机片外数据存储器

17、的空间可达间可达64kb，而片内数据存储器的空间只，而片内数据存储器的空间只有有128b或或256b。如果片内的数据存储器不。如果片内的数据存储器不够用时，则需进行数据存储器的扩展。够用时，则需进行数据存储器的扩展。8.3.1 扩展存储器概述扩展存储器概述 存储器扩展的核心问题是存储器扩展的核心问题是存储器的编址问存储器的编址问题。题。所谓编址就是给存储单元分配地址。所谓编址就是给存储单元分配地址。 由于存储器通常由多个芯片组成，为此存由于存储器通常由多个芯片组成，为此存储器的编址分为两个层次：储器的编址分为两个层次： 即即存储器芯片的选择存储器芯片的选择和和存储器芯片内部存存储器芯片内部存储

18、单元的选择。储单元的选择。 一、地址线的译码一、地址线的译码 存储器芯片的选择有两种方法：存储器芯片的选择有两种方法：线选法和线选法和译码法。译码法。 1、线选法。、线选法。所谓线选法，就是所谓线选法，就是直接以系直接以系统的地址线作为存储器芯片的片选信号，统的地址线作为存储器芯片的片选信号，为为此只需把用到的地址线与存储器芯片的片选此只需把用到的地址线与存储器芯片的片选端直接相连即可。端直接相连即可。 2、译码法。、译码法。所谓译码法，就是所谓译码法，就是使用地址使用地址译码器对系统的片外地址进行译码，译码器对系统的片外地址进行译码，以其译以其译码输出作为存储器芯片的片选信号。码输出作为存储

19、器芯片的片选信号。译码法译码法又分为又分为完全译码完全译码和和部分译码部分译码两种。两种。 8.3.1 扩展存储器概述扩展存储器概述（1 1）完全译码。）完全译码。地址译码器使用了全部地址地址译码器使用了全部地址线，地址与存储单元一一对应，线，地址与存储单元一一对应，也就是也就是1 1个个存储单元只占用存储单元只占用1 1个唯一的地址。个唯一的地址。（2 2）部分译码。）部分译码。地址译码器仅使用了部分地地址译码器仅使用了部分地址线，地址与存储单元不是一一对应址线，地址与存储单元不是一一对应，而是，而是1 1个存储单元占用了几个地址。个存储单元占用了几个地址。8.3.1 扩展存储器概述扩展存储

20、器概述译码地址线译码地址线与存储器连接的地址线与存储器连接的地址线a15 a14 a13 a12 a11 a10 a9a8a7a6a5a4a3a2a1a00100图图8-5 地址译码关系图地址译码关系图8.3.1 扩展存储器概述扩展存储器概述 芯片译码地址：芯片译码地址：在设计地址译码器电路时，在设计地址译码器电路时，常采用地址译码关系图。所谓地址译码关系常采用地址译码关系图。所谓地址译码关系图，就是一种用简单的符号来表示全部地址图，就是一种用简单的符号来表示全部地址译码关系的示意图，如图译码关系的示意图，如图8-5所示。所示。 二、扩展存储器所需芯片数目的确定二、扩展存储器所需芯片数目的确定

21、 若所选存储器芯片字长与单片机字长一致若所选存储器芯片字长与单片机字长一致，则只需扩展容量。则只需扩展容量。所需芯片数目按下式确定：所需芯片数目按下式确定： 芯片数目芯片数目= =系统扩展容量系统扩展容量存储器芯片容量存储器芯片容量8.3.1 扩展存储器概述扩展存储器概述 若所选存储器芯片字长与单片机字长不一若所选存储器芯片字长与单片机字长不一致，则不仅需扩展容量，还需字扩展。致，则不仅需扩展容量，还需字扩展。所需所需芯片数目按下式确定：芯片数目按下式确定： 芯片数目芯片数目= = 系统字长系统字长存储器芯片字长存储器芯片字长系统扩展容量系统扩展容量存储器芯片容量存储器芯片容量 三、三、38译

22、码器译码器74ls138 38译码器译码器74ls138为一种常用的为一种常用的地址译地址译码器芯片。码器芯片。其中，其中，g1、g2a、g2b为控制端。只有为控制端。只有当当g1为为“1”，且，且g2a、g2b均为均为“0”时，译时，译码器才能进行译码输出。否则译码器的码器才能进行译码输出。否则译码器的8个个输出端全为高阻状态。输出端全为高阻状态。译码输入端与输出端之间的译码关系如译码输入端与输出端之间的译码关系如表表8-1所示。所示。8.3.1 扩展存储器概述扩展存储器概述y0y1y2y3y4y5y6y7cba编码编码000001010011100101110111输出有效位输出有效位表表

23、8-1 74ls138的译码关系的译码关系8.3.1 扩展存储器概述扩展存储器概述8.3.2 数据存储器的扩展数据存储器的扩展 一、常用静态一、常用静态ram芯片芯片 常见的静态常见的静态ram芯片有芯片有6264（8k8位）、位）、62256（32k8位）、位）、628128（128k8位）等。位）等。二、扩展数据存储器举例二、扩展数据存储器举例 例例8-2 采用采用6264芯片在芯片在89c52片外扩展片外扩展24kb数据存储器，如图数据存储器，如图8-8所示。所示。图图8-8 62648-8 6264扩展扩展24kb24kb数据存储器数据存储器 p2.0p2.4p0alep2.5p2.6

24、p2.7werd74hc573d qle 74ls138a y0b y1c y2 a0a126264ce we oe a0a126264ce we oea8a12d0d7a0a78.3.2 数据存储器的扩展数据存储器的扩展解：根据公式可得解：根据公式可得 芯片数目芯片数目= = =3片片24kb8kb a0a126264ce we oe8.4 串行扩展总线接口技术串行扩展总线接口技术主要内容主要内容 8.4.1 常用的串行总线接口简介常用的串行总线接口简介 8.4.2 i2c总线总线 8.4.3 spi串行外设接口总线串行外设接口总线8.4 串行扩展总线接口技术串行扩展总线接口技术 串行扩展总

25、线技术是新一代单片机技术发串行扩展总线技术是新一代单片机技术发展的一个显著特点。展的一个显著特点。 相对于并行总线接口，相对于并行总线接口，串行总线接口有着串行总线接口有着占用占用i/o口线少（一般口线少（一般34根），编程相对简根），编程相对简单，易于实现用户系统软硬件的模块化、标准单，易于实现用户系统软硬件的模块化、标准化等优点。化等优点。 随着串行总线接口技术（随着串行总线接口技术（spi、i2c等）和等）和各种串行接口芯片的发展，串行总线接口技术各种串行接口芯片的发展，串行总线接口技术越来越受到人们的推崇。越来越受到人们的推崇。8.4.1 常用的串行总线接口简介常用的串行总线接口简介

26、一、一、i2c（inter integrated circuit） i2c总线是总线是philips公司推出的芯片间串行公司推出的芯片间串行传输总线。传输总线。 i2c总线是二线制，采用器件地址的硬件总线是二线制，采用器件地址的硬件设置方法，通过软件寻址设置方法，通过软件寻址完全避免了器件的完全避免了器件的片选线寻址方法，从而使硬件系统具有简单片选线寻址方法，从而使硬件系统具有简单灵活的扩展方法。灵活的扩展方法。 二、二、spi spi总线是总线是motorola公司提出的一种同步公司提出的一种同步串行外设接口。串行外设接口。 spi总线是三线制，可直接与多种标准外总线是三线制，可直接与多种标

27、准外围器件直接接口。围器件直接接口。 三、三、microware microware总线是总线是ns公司提出的串行同公司提出的串行同步双工通信接口。步双工通信接口。 microware总线是三线制，由一根数据输总线是三线制，由一根数据输出（出（so）线、一根数据输入（）线、一根数据输入（si）线和一根）线和一根时钟（时钟（sk）线组成。）线组成。8.4.1 常用的串行总线接口简介常用的串行总线接口简介 四、单总线（四、单总线（1-wire） 单总线及应用：单总线及应用： 1-wire总线是总线是dallas公司公司研制开发的一种协议，主要用于便携式仪表研制开发的一种协议，主要用于便携式仪表和现

28、场监控系统。和现场监控系统。 单总线结构：单总线结构：是利用一根线实现双向通是利用一根线实现双向通信，由一个总线主节点、一个或多个从节点信，由一个总线主节点、一个或多个从节点组成系统，通过一根信号线对从芯片进行数组成系统，通过一根信号线对从芯片进行数据的读取。据的读取。8.4.1 常用的串行总线接口简介常用的串行总线接口简介 五、五、usb（universal serial bus） usb总线及应用：总线及应用：usb总线是总线是compaq、intel、microsoft、nec等公司联合制定的一等公司联合制定的一种计算机串行通信协议。种计算机串行通信协议。 usb总线的主要优点：总线的主

29、要优点：比较于其他传统接比较于其他传统接口的一个优势是即插即用的实现，即插即用口的一个优势是即插即用的实现，即插即用（plug-and-play）也称为热插拔（）也称为热插拔（hot plugging）8.4.1 常用的串行总线接口简介常用的串行总线接口简介 六、六、can（controller area network） can总线及应用：总线及应用： can总线是德国总线是德国bosch公司最先提出的多主机局域网总线，公司最先提出的多主机局域网总线，是国际上应用最广泛的现场总线之一。是国际上应用最广泛的现场总线之一。 can总线的主要优点：总线的主要优点：在由在由can总线构总线构成的单一

30、网络中，理论上可以挂接无数个节成的单一网络中，理论上可以挂接无数个节点。点。8.4.1 常用的串行总线接口简介常用的串行总线接口简介8.4.2 i2c总线总线 一、一、i2c总线的特点总线的特点 i2c总线最主要的优点是其简单性和有效总线最主要的优点是其简单性和有效性。性。 i2c总线的特点：总线的特点：其接口直接集成在组件其接口直接集成在组件之上，因此之上，因此i2c总线占用的空间非常小，减少总线占用的空间非常小，减少了电路板的空间和芯片管脚的数量，降低了了电路板的空间和芯片管脚的数量，降低了互联成本。互联成本。 i2c总线的其它优点：总线的其它优点：它支持多主控它支持多主控（multima

31、stering），其中任何能够进行发），其中任何能够进行发送和接收的设备（节点）都可以成为主控器。送和接收的设备（节点）都可以成为主控器。图图8-9 典型典型i2c总线系统示意图总线系统示意图单片机单片机aa/d、d/a转换器转换器专用集成专用集成电路电路静态静态ram或或romlcd显示器显示器单片机单片机bsdascl8.4.2 i2c总线总线 i2c总线的主控器：总线的主控器：一个主控器能够控制一个主控器能够控制信号的传输和时钟频率。当然，在任何时间信号的传输和时钟频率。当然，在任何时间点上只能有一个主控器。如图点上只能有一个主控器。如图8-9所示。所示。 i2c总线支持多主和主从两种工

32、作模式总线支持多主和主从两种工作模式多主方式：多主方式：通过硬件和软件的仲裁，主通过硬件和软件的仲裁，主控器取得总线控制权。控器取得总线控制权。 主从方式：主从方式：从器件地址包括从器件地址包括器件编号地器件编号地址址和和引脚地址引脚地址两部分，器件编号地址由两部分，器件编号地址由i2c总线委员会分配，引脚地址由外界电平的高总线委员会分配，引脚地址由外界电平的高低决定。低决定。 器件内部子地址：器件内部子地址：当器件内部有连续的当器件内部有连续的子地址空间时，对这些空间进行连续读写，子地址空间时，对这些空间进行连续读写，子地址会自动加子地址会自动加1。8.4.2 i2c总线总线 cpu发出的控

33、制信号：发出的控制信号：分为地址码和控制分为地址码和控制量两部分。量两部分。 地址码：地址码：用来选址，用来选址，即接通需要控制的电即接通需要控制的电路，确定控制的种类。路，确定控制的种类。 控制量：控制量：决定该调整的类别决定该调整的类别（如对比度、（如对比度、亮度等）亮度等）及需要调整的量。及需要调整的量。这样，各控制电这样，各控制电路虽然挂在同一条总线上，却彼此独立，互路虽然挂在同一条总线上，却彼此独立，互不相关。不相关。8.4.2 i2c总线总线 二、二、i2c总线的时序总线的时序 i2c总线的信号：总线的信号：i2c总线在传送数据过程总线在传送数据过程中共有三种类型信号，中共有三种类

34、型信号，分别是：开始信号、分别是：开始信号、结束信号和应答信号。结束信号和应答信号。 i2c总线总线 开始信号：开始信号：scl为高电平时，为高电平时，sda由高电由高电平向低电平跳变，平向低电平跳变，开始传送数据。开始传送数据。 结束信号：结束信号：scl为低电平时，为低电平时，sda由低电由低电平向高电平跳变，平向高电平跳变，结束传送数据。结束传送数据。 应答信号：应答信号：接收数据的接收数据的ic在接收到在接收到8bit数数据后，向发送数据的据后，向发送数据的ic发出特定的发出特定的低电平脉低电平脉冲，冲，表示已收到数据。表示已收到数据。8.4.2 i2c总线总线sdascl 开始信号允

35、许数据变化开始信号允许数据变化 允许数据变化允许数据变化 允许数据变化允许数据变化 结束信号结束信号图图8-10 i2c总线的时序总线的时序8.4.2 i2c总线总线 如图如图8-10所示，为所示，为i2c总线的一般时序。即总线的一般时序。即起始信号、结束信号、允许数据线改变的条件起始信号、结束信号、允许数据线改变的条件等。等。 三、三、i2c总线的数据传输过程总线的数据传输过程 数据传输时，主机先发送启动信号和时钟数据传输时，主机先发送启动信号和时钟信号，随后发送寻址字节来寻址被控器件，信号，随后发送寻址字节来寻址被控器件，并规定数据传送方向。并规定数据传送方向。 寻址字节由寻址字节由7位从

36、机地址（位从机地址（d7d1）和）和1位位方向位（方向位（d0，读，读0/写写1）组成。）组成。 从机地址包括从机地址包括器件编号地址器件编号地址和和引脚地址引脚地址两两部分。部分。8.4.2 i2c总线总线wr/da3da2da1da0a2a1a0器件识别码器件识别码器件识别码器件识别码如：如：rtc 1101rtc 1101允许在公用的允许在公用的i i2 2c c总线总线eeprom 1010eeprom 1010上同时接上同时接8 8个同类器件个同类器件i i2 2c c总线器件的总线器件的7 7位从器件（机）地址：位从器件（机）地址：8.4.2 i2c总线总线 从机对地址的响应：从机

37、对地址的响应：当主机发送寻址字节当主机发送寻址字节时，总线上所有器件都将其中的高时，总线上所有器件都将其中的高7位地址与位地址与自己的比较，自己的比较，若相同，则该器件根据读若相同，则该器件根据读/写位写位确定是从发送器还是从接收器。确定是从发送器还是从接收器。 对从接收器：对从接收器：在寻址字节之后，主控发送在寻址字节之后，主控发送器通过器通过sda线向从接收器发送数据，数据发线向从接收器发送数据，数据发送完毕后发送终止信号，以结束传送过程。送完毕后发送终止信号，以结束传送过程。 对从发送器：对从发送器：在寻址字节之后，主控接收在寻址字节之后，主控接收器通过器通过sda线接收被控发送器的发送

38、数据。线接收被控发送器的发送数据。8.4.2 i2c总线总线 每传输一位数据，都有一个时钟脉冲相对每传输一位数据，都有一个时钟脉冲相对应。应。时钟脉冲不必是周期性的，它的时钟间时钟脉冲不必是周期性的，它的时钟间隔可以不同。隔可以不同。 i2c总线的备用状态（总线的备用状态（“非忙非忙”状态）：状态）：sda和和scl都为都为“1”；只有当总线处于只有当总线处于“非非忙忙”状态时，数据传输才能被初始化。状态时，数据传输才能被初始化。i2c总线的关闭状态：总线的关闭状态：scl箝位在低电平。箝位在低电平。 i2c总线上传输的数据和地址字节均为总线上传输的数据和地址字节均为8位，位，且高位在前，低位

39、在后。且高位在前，低位在后。8.4.2 i2c总线总线 数据线数据线sda上的一般情况：上的一般情况：i2c总线以开总线以开始信号为始信号为启动信号启动信号；接着传输的是；接着传输的是地址和数地址和数据字节据字节，数据字节是没有限制的；每个字节，数据字节是没有限制的；每个字节后必须跟随一个后必须跟随一个应答位应答位（0）；全部数据传输）；全部数据传输完毕后，以完毕后，以结束信号结束信号结尾。结尾。 scl的的“线与线与”特性：特性：任一器件的任一器件的scl为为低电平时，便时时钟线低电平时，便时时钟线scl变低，变低，sda上数上数据就被停止传送。据就被停止传送。 8.4.2 i2c总线总线接

40、收器的应答：接收器的应答：正常应答位为正常应答位为0；当接收；当接收器接收到一个字节后器接收到一个字节后无法立即接收下一个字无法立即接收下一个字节时节时，便，便向向scl线输出低电平线输出低电平而箝住而箝住scl(scl=0)，迫使，迫使sda线处于等待状态。线处于等待状态。被控器箝住被控器箝住scl线为低电平，使主控发送线为低电平，使主控发送器处于等待状态的情况：器处于等待状态的情况：如图如图8-11中的中的a处，处，当接收器在当接收器在a点接收完主控器发来的一个字节点接收完主控器发来的一个字节时，需要处理接收中断而无法继续接收，则时，需要处理接收中断而无法继续接收，则被控器便可箝住被控器便

41、可箝住scl线为低电平，使主控发线为低电平，使主控发送器处于等待状态，直到被控器处理完接收送器处于等待状态，直到被控器处理完接收中断后，再释放中断后，再释放scl线。线。8.4.2 i2c总线总线图图8-11 i2c总线的数据传送字节格式总线的数据传送字节格式开始信号开始信号从地址从地址来自接收器来自接收器响应信号响应信号发送器等待发送器等待数据数据来自接收器来自接收器响应信号响应信号方向位方向位停止信号停止信号重复开始信号重复开始信号若传送多个字节则重复若传送多个字节则重复sclssdamsbackackr/wp/sa8.4.2 i2c总线总线关于应答信号：关于应答信号：（1）应答信号的发送

42、时刻：）应答信号的发送时刻：数据传输时，数据传输时，发送器每发完一个字节，都要求接收方发回发送器每发完一个字节，都要求接收方发回一个应答信号（一个应答信号（0）。）。 （2）应答信号的过程：）应答信号的过程：发送时钟仍由主发送时钟仍由主控器在控器在scl上产生。上产生。主控发送器必须在被控主控发送器必须在被控接收器发送应答信号前，预先释放对接收器发送应答信号前，预先释放对sda线线的控制的控制（sda1），以便主控器对），以便主控器对sda线上线上应答信号的检测。应答信号的检测。8.4.2 i2c总线总线 正常应答：正常应答：主控器发送时，被控器接收完每主控器发送时，被控器接收完每个字节需发回

43、应答信号个字节需发回应答信号“0”，主控器据此进行下，主控器据此进行下一字节的发送。一字节的发送。 异常应答：异常应答：如果被控器由于某种原因无法继如果被控器由于某种原因无法继续接收续接收sda上数据时，可向上数据时，可向sda输出一个非应答输出一个非应答信号（信号（1），主控器据此便产生一个），主控器据此便产生一个stop来终止来终止sda线上的数据传输。线上的数据传输。 主控器接收时也应给被控器发应答信号。主控器接收时也应给被控器发应答信号。主控器接收时的结束应答：主控器接收时的结束应答：当主控器要结束当主控器要结束传输时，必须给被控器发一个非应答信号传输时，必须给被控器发一个非应答信号“

44、1”，令被控器释放令被控器释放sda线，以便主控器发送线，以便主控器发送stop信号信号来结束数据的传输，如图来结束数据的传输，如图8-12所示。所示。8.4.2 i2c总线总线图图8-12 i2c总线的应答信号总线的应答信号发送器发送器数据输出数据输出接收器接收器数据输入数据输入主控器主控器时钟线时钟线起始信号起始信号释放总线保持高电平释放总线保持高电平不应答不应答 a应答应答 a应答时钟脉冲应答时钟脉冲smsb28918.4.2 i2c总线总线 四、四、i2c的数据格式的数据格式 1、主控器写数据、主控器写数据 主机写数据过程：主机写数据过程：整个过程均为主机发送，整个过程均为主机发送，从

45、机接收，数据的方向位从机接收，数据的方向位r/w=0。应答位。应答位ack由从机发送，当主机产生结束信号后，由从机发送，当主机产生结束信号后，数据传输停止。格式如下：数据传输停止。格式如下：8.4.2 i2c总线总线a/sadata 1adata 2a data n-1a data npslaws为开始信号，为开始信号，p为结束信号，为结束信号，a为应答信号，为应答信号， 为非应答信号，为非应答信号，sla为寻址字节（写），为寻址字节（写），data 1data n为被传送的为被传送的n个数据。个数据。为主控器发送，被控器接收。为主控器发送，被控器接收。 为被控器发送，主控器接收。为被控器发送

46、，主控器接收。 waa8.4.2 i2c总线总线 2、主控器读数据、主控器读数据 主机读数据过程：主机读数据过程：寻址字节为主机发送、寻址字节为主机发送、从机接收，方向位从机接收，方向位r/w=1r/w=1，n n个数据字节均为个数据字节均为从机发送、主机接收。主机接收完全部数据后从机发送、主机接收。主机接收完全部数据后发非应答位（发非应答位（1 1），表明读操作结束。格式如），表明读操作结束。格式如下：下：ssla radata 1adata 2adata n-1adata npsla rsla r为寻址字节读。为寻址字节读。 a8.4.2 i2c总线总线 3、主控器读主控器读/ /写数据写

47、数据 改变改变传送方向的传送方向的数据传输过程：数据传输过程：由于读由于读/ /写方写方向有变化，开始信号和寻址字节都会重复一次，向有变化，开始信号和寻址字节都会重复一次，但读但读/ /写方向（写方向（r/wr/w）相反。格式如下：）相反。格式如下：ssla radata 1adata 2adata nasradata 1adata2adata n-1adata npsr为重复开始信号，为重复开始信号，data 1data n为主控器为主控器的读数据，的读数据，data 1data n为主控器的写数据。为主控器的写数据。slawa/a8.4.2 i2c总线总线 三、三、i2c总线的应用总线的应

48、用 带有带有i2c接口的单片机：接口的单片机：cygnal的的 c8051 f0xx系列，系列，philips的的p87lpc7xx系列，系列，microchip的的pic16c6xx系列等。很多外围器系列等。很多外围器件如存储器、监控芯片等也提供件如存储器、监控芯片等也提供i2c接口。接口。 图图8-13为为i2c总线外围扩展示意图。总线外围扩展示意图。8.4.2 i2c总线总线图图8-13 i2c总线外围扩展示意图总线外围扩展示意图 mcu sda sclled显示器显示器led驱动驱动控制器控制器sda scllcd显示器显示器lcd驱动驱动控制器控制器sda scl键盘键盘i/osda

49、 scl打印机打印机i/osda sclscl sdasramscl sdae2promscl sdaadc/dacscl sdartcscl sdadtmfvcc8.4.2 i2c总线总线rtc实时时钟，实时时钟，dtmf双音多频编码解码器。双音多频编码解码器。例例8-3 89c52模拟模拟i2c。如图。如图8-14所示。所示。图图8-14 89c51模拟模拟i2c89c52 p1.0p1.1i2c器件器件sclsda10k2 vcc 8.4.2 i2c总线总线c语言程序清单：语言程序清单：#include #include /有位操作、空操作等有位操作、空操作等sbit scl=0 x90

50、;/p1.0的地址的地址sbit sda=0 x91;/p1.1的地址的地址void start(void)/发送开始信号发送开始信号 sda=1;scl=1;_nop_(); /延时延时 _nop_();sda=0;_nop_();_nop_();scl=0;8.4.2 i2c总线总线void stop(void) /发送结束信号发送结束信号 sda=0;scl=1； _nop_(); /延时延时_nop_();sda=1;_nop_();_nop_();sda=0;scl=0;8.4.2 i2c总线总线bit tack(void)/检查应答检查应答 sda=1;/准备接收准备接收 scl=

51、1;_nop_();_nop_();if(sda!=0) /判断是否有应答判断是否有应答return sda; /若非应答返回若非应答返回sda scl=0;8.4.2 i2c总线总线void txbyt(unsigned char txdat) /字节发送字节发送 unsigned int i;for(i=0;i8;i+)/一个字节一个字节8次按位循环发送次按位循环发送 if(txdat&0 x80) sda=1;/取最高位，是取最高位，是1发送发送1else sda=0;/是是0发送发送0 scl=1;/保持数据有效保持数据有效 _nop_();_nop_();scl=0;/准备改

52、变数据准备改变数据 sda=0;txdat=txdat1; /左移准备取次高位左移准备取次高位 8.4.2 i2c总线总线unsigned char rxbyt(void)/字节接收字节接收 unsigned char rxdat=0; /接收数据存于接收数据存于rxdat unsigned int i;for(i=0;i8;i+) sda=1;/开始接收开始接收 scl=1;if(sda&1)rxdat+=1;elserxdat+=0;rxdat=rxdat1;scl=0;/应答应答 return rxdat;/返回接收到的数据返回接收到的数据8.4.2 i2c总线总线汇编语言程序清

53、单：汇编语言程序清单： scl equ p1.0sda equ p1.1；发送开始信号；发送开始信号start:setb sda setb sclnop;nop的数目由时钟频率确定的数目由时钟频率确定nop;此处用此处用nop来延时来延时 clr sdanopnopclr sclret8.4.2 i2c总线总线；结束信号；结束信号stop:clr sdasetb sclnopnopsetb sdanopnopclrsdaclr sclret8.4.2 i2c总线总线；应答位检查；应答位检查tack:setb sda setb sclnopnopclr 30h;正常标志正常标志 mov c,sd

54、ajnc tend; 正常应答转移正常应答转移 setb 30htend:clr sclret8.4.2 i2c总线总线；发送子程序；发送子程序 txbyt:mov r4,#08h ；数据长度为数据长度为8位位 tx0:rlc a ; 发送位送入发送位送入cyjc tx1；cy位为位为1转到转到tx1clr sda;置为低电平，发送置为低电平，发送0 setb sclnopnopclr scl; 高电平保持数据稳定高电平保持数据稳定djnz r4,tx0ret8.4.2 i2c总线总线tx1: setb sda setb sclnopnopclr scl; 脉冲变为低电平脉冲变为低电平改变数据

55、 clr sdadjnz r4,tx0ret8.4.2 i2c总线总线；字节接收子程序；字节接收子程序 rxbyt:mov r4,#08hrx0: setb sdasetb sclmov c,sda ;读入读入sda引脚状态引脚状态mov a,r5；数据位储存在；数据位储存在r5 rlc amov r5,aclr scldjnz r4,rx0ret8.4.2 i2c总线总线8.4.3 spi串行外设接口总线串行外设接口总线 spi（serial peripheral interface，串行外，串行外围设备接口）：围设备接口）：是是motorola公司推出的一种公司推出的一种同步串行通信方式同

56、步串行通信方式，是一种，是一种三线同步总线。三线同步总线。 spi的特点：的特点：因其硬件功能很强，与因其硬件功能很强，与spi有有关的软件就相当简单，使关的软件就相当简单，使cpu有更多的时间有更多的时间处理其他事务。处理其他事务。图图8-15为为spi总线典型结构。总线典型结构。 图图8-15 spi总线系统典型结构示意图总线系统典型结构示意图 8.4.3 spi串行外设接口总线串行外设接口总线sckmosimisomcu(主主)i/oi/oi/oi/osckmosimisomcu(从从)cssck mosi miso外围器件外围器件cssck mosi miso外围器件外围器件cssck

57、 mosi miso外围器件外围器件csspi总线定义：总线定义：串行时钟线（串行时钟线（sck，同步脉冲），同步脉冲）主机输入主机输入/从机输出数据线（从机输出数据线（miso，高位在前），高位在前）主机输出主机输出/从机输入数据线（从机输入数据线（mosi，高位在前），高位在前）从机选择线从机选择线 一、一、用一般用一般i/o口线模拟口线模拟扩展扩展spi外设接口外设接口 用用p1.0模拟模拟mcu的数据输出端（的数据输出端（mosi） 用用p1.1模拟模拟spi的的sck输出端（输出端（sck） 用用p1.2模拟模拟spi的从机选择端（的从机选择端（cs） 用用p1.3模拟模拟spi的数

58、据输入端（的数据输入端（miso）8.4.3 spi串行外设接口总线串行外设接口总线 单片机模拟单片机模拟1位数据输入位数据输入/输出的过程如下：输出的过程如下： mcu输出输出1位位sck时钟的低电平，使接口时钟的低电平，使接口芯片串行左移，芯片串行左移，1位数据输入至位数据输入至89c52的的p1.3； 再置再置p1.1为为1，使，使89c52从从p1.0输出输出1位数据位数据至串行接口芯片至串行接口芯片 依次循环依次循环8次，完成次，完成1次通过次通过spi传输传输1个字个字节的操作。节的操作。 在一个在一个clk中，下降沿输出，上升沿输入，中，下降沿输出，上升沿输入，或反之。或反之。8

59、.4.3 spi串行外设接口总线串行外设接口总线例例8-4 如图如图8-16所示，所示，mcu串行输入子串行输入子程序程序spiin，从，从2814 （e2prom）的）的spiso线线上接收上接收1字节数据并放入寄存器字节数据并放入寄存器r7中。中。图图8-16 89c52与与mcm2814的硬件连接图的硬件连接图p1.0p1.1p1.2p1.389c52 5 86 31 72 4mcm2814vcc8.4.3 spi串行外设接口总线串行外设接口总线c语言程序清单：语言程序清单：#inclued #include sbit sck=0 x91;/p1.1的地址的地址sbit ss=0 x92

60、;/p1.2的地址的地址 sbit miso=0 x93;/p1.3的地址的地址sbit mosi=0 x90;/p1.0的地址的地址 unsigned char spiin(void) /接收子程序接收子程序 unsigned int i;unsigned char tmp=0; /接收到数据暂存于接收到数据暂存于tmp sck=1; /准备开始准备开始 ss=0; /置片选信号置片选信号8.4.3 spi串行外设接口总线串行外设接口总线for(i=0;i8;i+)sck=0;_nop_();_nop_();if(miso&1) tmp+=1;else tmp+=0;tmp=tmp1;sck=1;return tmp; /接收