毕业设计（论文）八路数字抢答器设计

1、郑州经济管理干部学院毕业设计（论文）题 目八路数字抢答器学生姓名_系 别 _专 业_年 级_指导教师_目 录 摘要-引言 -第一章 数字电路简介-1.1数字电路的定义及特点-1.2 数字电路的分类及发展趋势-第二章 抢答器的设计-2.1总体设计方案-2.1.1设计目的与要求-2.1.2设计思路-2.1.3 总体设计框图 -2.2 设计原理分析-2.2.1 抢答电路 -2.2.2 触发解锁电路-2.2.3 编码器 -2.2.4 译码驱动及显示电路-2.2.5定时设计电路 -2.3 报警电路 -2.4 时序控制电路 -2.5 犯规电路-2.6 八路抢答器的总电路图-3总结与体会 -4参考文献 -5

2、 致谢-八路数字抢答器设计摘要：本设计是一个可供八组参赛的抢答器，每组都设置了一个抢答按钮，电路可鉴别第一抢答信号，并将第一抢答者的信息锁存的功能，抢答成功后，可显示组别，并且有声响提示，对于提前抢答者或者是超时后抢答的组别，也能显示其组别并报警提示。关键字：74hc373 cd4511 74ls147 犯规电路1 引言 随着社会的不断发展，人们的生活水平也在不断的提高人们不断要满足物质上的要求，同时对精神上的追求也在不断的提高，现在的社会是一个娱乐的社会。现在各电视台的活动和课外活动都很多。人们在参加活动的时候都对审判有很多的意见，所以为了比赛的准确和公正，就需要有仪器的辅佐。智力竞赛抢答器

3、就是一种活泼的有趣的供人们娱乐的游戏装置，通过抢答方式不仅能引起参赛者和观众的兴趣，而且能够提高参赛者的敏捷性，同时我们在参与中能够增加一些生活常识和科学知识，因此，在许多比赛活动中为了准确，公正的进行每一场比赛，特别设置了一台具有显示第一抢答者并锁定、犯规警告等多种功能的抢答器，该设计针对各种要求设计出可供八名选手参赛使用的数字式竞赛抢答器，适用于各大中小电视台，学校等单位举行的智力竞赛。数字电路组成的数字系统工作可靠，精度较高，抗干扰能力很强，所以智力竞赛抢答器的设计就有数字电路来控制。数字电路就是传递与处理数字信号的电子电路，模拟电子技术是分析和处理模拟信号的技术。为了分析问题方便起见，

4、一般认为，数字信号的典型代表是巨型脉冲信号。数字电路与数字电路发展趋势 更快、更密、更复杂随着数字技术的迅猛发展，在半导体工艺、平版印刷、金属化和封装等技术进步的支持下，比以往更快、更复杂的数字电路正在成为现实。运算速度高达3ghz、集成了近1亿个晶体管的64位微处理器即为一例。有些dsp可提供数千兆浮点运算的吞吐量。动态随机存取存储器（dram）已达到 512mb的容量和每个i/o引脚上666mbps的数据传输速率。快闪存储器的容量达到了12gb。某些asic所具有的门电路的数量超过了一千万，而fpga目前则宣称具有三百万个门电路和数ghz的i/o端口。在未来的几年内，台式电脑和服务器cpu

5、的时钟频率将从3ghz提高到5ghz。更高的集成度将使得设计人员能够在一块芯片上放置一个以上的cpu 甚至三级高速缓冲存储器。这可以减少片外读取数据的次数，从而使处理器提供更高的吞吐量。嵌入式处理器的性能也在不断提升。去年就出现了在一块芯片上集成了四个cpu的64位处理器。许多公司正在把几十个32位嵌入式处理器内核集成到必须处理高度并行运算的专用定制芯片中。dsp芯片也在以两种方式向并行度更高的架构转移：在某些场合采用超长指令字（vliw）方式；在一块包含几十到几百个处理单元的芯片上采用常见的单指令/多数据（simd）阵列处理。在计算能力不断提高的同时，由于新型存储单元结构的出现，快闪存储器的

6、单片存储密度有望达到4gb。处在这一技术前沿的两种主要方案包括多级存储单元（multilevel cell）和镜像位（mirror-bit）。多级存储单元通过将各比特编码到四个电荷级中的方法，允许在每个存储单元中存储两个数据位。镜像位通过把每个比特存储在一个绝缘栅两端的方法在每个存储单元中存储两个比特。八路数字抢答器设计2.1 总体设计方案2.1.1设计目的与要求设计一个八位智力竞赛抢答器。准确地理解有关要求，独立完成系统设计，要求所设计的电路具有以下功能：（1）设计8组参赛的抢答器，每组设置一个抢答按钮。（2） 给节目主持人设置一个控制开关s和一个犯规清零开关s1，这两个开关由主持人控制。（

7、3） 抢答器具有锁存与显示功能。即选手按动按钮，锁存相应的编号，并在led数码管上显示，同时扬声器发出报警声响提示。选手抢答实行优先锁存，优先抢答选手的编号一直保持到主持人将系统清除为止。（4） 抢答器具有定时抢答功能，且一次抢答的时间由主持人设定（如30秒）（5）设置犯规电路，对提前抢答或超时抢答的组别，显示组别、发出声响2.1.2设计思路定时电路由主体电路和扩展电路组成，主体电路完成基本的正常抢答功能，即在无人犯规的前提下，如有人抢答成功，则经过锁存编码译码显示出该选手的编号并封锁输入电路，禁止其他选手抢答。扩展电路主要完成定时功能和犯规提示。2.1.1 基本功能（1）设计一个智力竞赛抢答

8、器，可同时供八名选手参加比赛，他们的编号分别为1、2、3、4、5、6、7、8，各用一个抢答按纽，按纽的编号与选手的编号相对应，分别是j1、j2、j3、j4、j5、j6、j7、j8。（2）给节目主持人设置一个控制开关s，一个犯规清零开关s1，分别用来控制系统的清零。抢答开始，如选手提前抢答，犯规电路动作并报警显示，由主持人按犯规清零开关，则犯规记录清除。（3）抢答器具有数据锁存和译码显示的功能，抢答开始前，若有选手提前抢答，则所对应的指示灯亮，并且发出报警声，抢答开始后，在定时时间内，若有选手按动抢答按钮，编号立即锁存并在led数码管上显示出该选手的编号，同时报警器给出音响提示。此外，要封锁输入

9、电路，禁止其他选手抢答。优先抢答选手的编号一直保持到主持人将系统清零为止。2.1.2 扩展功能（1）抢答器具有定时抢答的功能，且一次抢答的时间有主持人设定，当节目主持人启动“开始”键后，选手抢答成功后，数码显示该选手的编号，同时报警器发出声响。（2）参赛选手在设定的时间内抢答，抢答有效，若在设定时间内无人抢答，报警器发出声响，同时封锁输入电路，禁止超时抢答。（3）若在主持人按动抢答“开始”键前，有人提前抢答，犯规电路工作，报警器发出声响提示有人犯规。2.1.3总体设计方框图定时电路的抢答器的工作过程是：接通电源后，当节目主持人宣布抢答题目后，若没有说出“抢答开始”，也没有将控制开关拨到“开始”

10、之前，若有选手抢答，犯规电路工作，该选手对应的发光二极管亮，并且报警器发出报警声，一直到主持人按下犯规清零开关s1时，八路抢答器才能够继续抢答。抢答开始后，同时将控制开关拨到“开始”位置，报警器会给出声响提示，抢答器处于工作状态，定时器倒计时，这时选手可以进行抢答。当定时时间到，却没有选手抢答，系统报警提示，并封锁输入电路，禁止超时后抢答，当选手在设定时间内按动抢答键时，抢答器要完成以下三项工作：（1）锁存器工作并将优先抢答者编号锁存。（2）优先编码电路对其进行编码，然后由译码显示电路显示编号。（3）报警器发出短暂声响，提醒节目主持人注意。当选手回答完毕，主持人操作控制开关，使系统恢复到原先状

11、态，以便进行到下一轮抢答。方框图如图1所示。图1 八路数字抢答器设计方框图2.2 设计原理分析2.2.1抢答电路 八路抢答开关中，r1-r8为上位限流电阻，上位电阻可取值为1兆欧，定时抢答器的工作过程为：接通电源后，当节目主持人宣布抢答题目后，宣布抢答开始并将控制开关按到“开始”位置，这时报警器会发出声响，表明抢答开始，当无人抢答时，j1-j8均未被按下，d1-d8均为高电平，通过74hc30为八d锁存器的输入与非门输出为低电平，经过一个非门变为高电平作为反馈信号，同主持人控制开关一起起作用74hc32或门解锁器，使八d锁存器的输入使能端为高电平，锁存器处于等待接收状态。抢答电路也处于工作状态

12、。若有任一人或几人按下开关按纽，锁存器输出端将会有一路或几路为低电平，经过74hc30与非门输出都为高电平，经过非门输出低电平作为反馈信号，触发锁存电路将会把第一抢答者的信息锁存，禁止其他选手再抢答并且把信号送给下一个编码电路，编码电路将接收到的信号进行编码，将某一开关信息转化为相应的8421bcd码，以提供数字显示电路所需要的编码输入，经过编码器对开关信号编码后，再传递给译码电路，译码驱动电路将编码器输出的信号进行译码，然后由数码显示器将抢答成功的参赛者的编号显示出来。若要进行下一轮的重新抢答，则需将锁存器解锁，可将其使能端强迫置1或置0，（根据具体情况而定），使锁存器处于待接收状态。电路如

13、图2所示。图2 部分抢答器电路2.2.2触发锁存电路触发锁存电路中74hc373为八d锁存器，若主持人开关s拨到“开始”键时，当所有开关均未按下时，锁存器输出全为高电平，经八输入与非门和非门后的反馈信号仍为高电平，该信号和主持人控制开关一起作为锁存器使能控制端的控制信号，使锁存器处于等待接收触发状态，当j1-j8任一开关按下，输出信号中必有一路为低电平，则反馈信号变为低电平，锁存器刚接收到的开关信号被触发器锁存，这时其它开关信息的输入被封锁。可见触发锁存电路是实现抢答器功能的关键，电路中所选抢答器为八d锁存器74hc373,输入与非门为74hc30。电路如图3所示。图3触发锁存电路2.2.3编

14、码器 编码器的逻辑功能是将加在电路若干个输入端中的某一个输入端的信号变换成相应的一组二进制代码输出。74ls147为10线-4线高位优先编码器，它有9根输入线4根输出线dcba。当任意输入为低电平时，输出为8421 bcd 码的反码，该编码器多余的输入端应接高电平。如下图所示。 编码器的集成电路74ls147真值表如下图所示：输 入输 出i1 i2 i3 i4 i5 i6 i7 i8 i9d c b a1 1 1 1 1 1 1 1 1x x x x x x x x 0x x x x x x x 0 1x x x x x x 0 1 1x x x x x 0 1 1 1x x x x 0 1

15、1 1 1x x x 0 1 1 1 1 1x x 0 1 1 1 1 1 1x 0 1 1 1 1 1 1 1 0 1 1 1 1 1 1 1 1 1 1 1 1 0 1 1 0 0 1 1 1 1 0 0 0 1 0 0 1 1 0 1 01 0 1 1 1 1 0 0 1 1 0 11 1 1 0 2.2.4译码驱动及显示电路编码器实现了对开关信号的编码，并以bcd码的形式输出，为了将输出的bcd码能够显示出来，需要用译码显示电路，选择常用的七段译码显示驱动器cd4511作为译码电路。cd4511的引脚图译码驱动及显示电路如下图：2.2.5定时设计电路节目主持人根据抢答题的难易程度，设定

16、一次抢答时间，通过预置时间电路对计数器进行预置，选用十进制同步加/减计数器 74lsl92 进行设计，计数器的钟脉冲由555定时器组成的秒脉冲电路提供。具体电路如图 3 所示。例如在74ls192（1）的1脚接高电平，p3p2p1p00010，即十位上的数字置为3，则定时电路的定时时间为30秒。在抢答过程中，主持人也可以根据题的难易程度，调整定时时间。定时电路的工作原理是：由555定时器产生的大约1hz的脉冲信号，在计数开始时，74ls192(1)的tcd进位输出端输出为1，与秒脉冲信号经与一个与非门和一个非门加到74ls192（2）的cd减计数cp输入端，计数开始，至到计时为00时，74ls

17、192（1）的tcd输出为0，则经与非门和非门之后还是0，因为计数脉冲为零，则计数停止。具体电路如下图所示： 可预置时间的定时电路2.3 报警电路设计由555定时器和三极管构成的报警电路如图5所示： 其中输出信号经三极管推动扬声器。为控制信号，当为高电平时，多谐振荡器工作，反之，电路停振。图5 报警电路24 时序控制电路设计时序控制电路是抢答器设计的关键，它要完成一下三项功能。（1）主持人将控制开关s拨到“开始”位置时，扬声器发声，抢答电路和定时电路进入正常工作状态。（2）参赛选手按动抢答键时，扬声器发声，抢答电路和定时电路停止工作。（3）当设定的时间到，无人抢答时，扬声器发声，同时抢答电路和

18、定时电路停止工作。根据以上功能设计的时序控制电路如图6所示，门g1的作用是控制74hc373输出控制端oc,图6的工作原理是：当主持人开关从“清除”位置拨到“开始”位置时，74hc30的输出ctr=0,经g3反相，a=1则从555输出端来的时钟信号cp能够加到74ls192的时钟输入端,定时电路进入递减计时，同时在定时时间未到时，74ls192的借位输出端bo=1,门g2的输出端oc=0,使74hc373处于正常工作状态，从而实现功能（1）的要求，当选手在定时时间内按动抢答键时，ctr=1经g3反相,a=0,封锁cp信号，定时器处于保持工作状态，因bo=1,门g2的输出端oc=0,使信号锁存并

19、自动封锁，实现功能（2），当定时时间到74ls192的bo=0,oc=1,74hc373停止工作，禁止选手进行抢答，同时g1处于关闭状态，封锁cp信号，使定时电路保持0状态，从而实现功能（3）的要求 ，74ls121用与控制报警电路与发声电路。如图7所示。图6 抢答与定时时序控制电路图7 报警时序控制电路2.5 犯规电路犯规电路由两个寄存器74ls75和各种逻辑门加上一个犯规清零开关s组成，工作原理：当主持人没有宣布抢答开始，控制开关也没有从“清零”拨到“开始”位置，这时ck=0,74ls75处于工作状态，这时若有参赛选手按动开关，则犯规电路动作，主持人控制开关和参赛者抢答按纽通过一个或非门传递给一个信号，使对应的发光管亮，各参赛队员对应的输出信号又通过相应的逻辑门和主持人开关一起作用于一个与非门，给报警电路提供信号，使报警器在主持人开关启动时发出警告声，在主持人开关未启而有参赛抢答按纽任一个或几个按下时报警器都发出报警声，并且相应的发光二极管亮。由于图纸有