【总结】退耦电容

1、退耦电容退耦：防止前后电路网络电流人小变化时，在供电电路屮所形成的电流冲动对网络的正常 工作产生影响。换言之，退耦电路能够有效的消除电路网络之间的寄生耦合。人性化解释：当芯片内部进行开关动作或输出发生变化吋，需要瞬吋从电源线上抽取较大电流， 该瞬时的大电流可能导致电源线上电压的降低，从而引起对自身和其他器件的干扰。为了减 少这种干扰，需要在芯片附近设置一个储电的“小水池”以提供这种瞬时的大电流能力。详细解释：电路系统屮变化的电流对系统供电电源里的电源内阻起作用，从而导致电源向电路 输出实际电压产生抖动。如果从电源引出一个较小的电阻，该电阻串联一个电容到地，该阻容节点就可以为需 要退耦的电了元器

2、件供电了。虽然该阻容节点上的电位冇所下降，但在该节点上的电压却会 趋于稳定。这是rc积分网络的典型应用实例。该电容就是退耦电容。有时我们从电路上看不到这个从电源引出的小电阻，那是因为有电路板铜箔在当作小 电阻使用。因为除了到绝对0温度时，世界上不存在真正0欧姆的电阻。这就是去耦。由此可见，去耦是为了尽可能的获得稳定的供电电压的。主要是针对 电源内阻而设置的，如果电源内阻为0,并h电路板铜箔电阻为0,那就真的不需要设置退耦 回路了取值：退耦电容的取值通常为47200pf,退耦压差越大时，电容的取值应越人。（退耦压弟指前后电路网络工作电压之差。）eg.典烈的rc追耦电路:结构：大容量电解电容旁边并

3、联一只小电容应用：电源退耦电路，自动增益控制电路及各种误差控制电路 各元件的作用：r：降压c1：大容量电解电容，低频交变信号的退耦，滤波，平滑c2：小容量电容，消除电路网络屮的屮，高频寄生耦合（旁路电容（见注释），利用电容的频率阻抗特性（见注释），去掉高频干扰）解释：在高频情况下工作的电解电容与小容量电容和比，无论在介质损耗还是寄生电感等方rfri都有 显著的差别（由于电解电容的接触电阻和等效电感的影响，当工作频高于谐振频率时，电 解电容相当于一个电感线圈，不再起电容作用）。注释：%1 高频t扰，低频干扰的分界线20mhz%1 电容的频率阻抗特性：理想电容的频率特性随频率的升高，阻抗降低%1

4、旁路和退耦都是为了减少电源噪声。旁路主要是为了减少电源上的噪声对器件本身的干扰（自我保护）；退耦是为了减少器件 产主的噪声对电源的干扰（家丑不外扬）。有人说退耦是针对低频、旁路是针对高频，我认为这样说是不准确的，高速芯片内部开 关操作可能高达上ghz,由此引起对电源线的干扰明显已经不属于低频的范围，为此忖的 的退耦电容同样需要有很好的高频特性。【大神讲】什么是退耦电容一、什么是退耦电容pcb设计的经验法则：“在电路板的电源接入端放置一个110uf的电容，滤除低频噪 声；在电路板上每个器件的电源与地线zi'可放置一个0010.1 u f的电容，滤除高频噪声。” 首选法则（老外俗称rule

5、 of thumb）o做电路的人都知道需要在芯片附近放一些小电容， 至于放多大？放多少？怎么放？两个常用的简单概念。什么是旁路？旁路（bypass）,是指给信号中的某些有害部分提供一条低阻抗的通路。 电源中高频丁扰是典型的无用成分,盂要将其在进入忖标芯片z前提前干掉，一般我们采用 电容到达该目的。用于该目的的电容就是所谓的旁路电容（bypass capacitor）,它利用了电 容的频率阻抗特性（理想电容的频率特性随频率的升高，阻抗降低），可以看岀旁路电容主 要针对高频干扰（高是相对的，一般认为20mhz以上为高频十扰,20mhz以下为低频纹波）。 什么是退耦？退耦（decouple）,最早用

6、于多级电路中，为保证前后级间传递信号而不互相 影响各级静态工作点的而采取的措施。在电源屮退耦表示，当芯片内部进行开关动作或输出 发生变化时，需要瞬时从电源线上抽取较大电流，该瞬时的大电流可能导致电源线上电压的 降低，从血引起对口身和其他器件的十扰°为了减少这种干扰,需耍在芯片附近设置一个储 电的“小水池”以捉供这种瞬时的大电流能力。在电源电路中，旁路和退耦都是为了减少电源噪声。旁路主要是为了减少电源上的噪 声对器件本身的干扰（自我保护）；退耦是为了减少器件产生的噪声对电源的干扰（家丑不 外扬）。冇人说退耦是针对低频、旁路是针对高频，我认为这样说是不准确的，高速芯片内 部开关操作可能高

7、达上ghz,市此引起对电源线的干扰明显已经不属于低频的范围，为此 冃的的退耦电容同样需要有很好的高频特性。本文以下讨论小并不刻意区分退耦和旁路，认 为都是为了滤除噪声，而不管该噪声的來源。二、芯片工作时是怎样在电源线上产生干扰的实际电源系统屮存在芯片引脚、pcb走线、电源层、底层等任何互连线都存在一定 电感值，因此上面就ic级分析的ssn和地弹噪声在进行board level分析时，以同样的方 式存在，而不仅仅局限芯片内部。就整个电源分布系统来说（power distribute system）来 说，这就是所谓的电源电压塌陷噪声。因为芯片输出的开关操作以及芯片内部的操作，需嘤 瞬时的从电源抽

8、取较大的电流，而电源特性來说不能快速响应该电流变化，高速开关电源开 关频率也仅有mhz量级。为了保证芯片附近电源线上的电压不至于因为ssn和地弹噪声降 低超过器件手册规左的容限，这就需要在芯片附近为高速电流需求提供一个储能电容，这就 是我们所要的退耦电容。如果电容是理想的电容，选用越大的电容当然越好了，因为越大电容越大，瞬时提 供电量的能力越强，由此引起的电源轨道塌陷的值越低电压值越稳定。但是，实际的电容 并不是理想器件，因为材料、封装等方血的彫响，具备有电感、电阻等附加特性；尤其是在 高频环境中更表现的更像电感的电气特性。我们都知道实际电容的模型简单的以电容、电阻 和电感建立。除电容的容量c

9、以外，还包括以下寄生参数：1、等效串联电阻esr （resr）：电容器的等效串联电阻是由电容器的引脚电阻与电 容器两个极板的等效电阻相串联构成的。当有大的交流电流通过电容器，resr使电容器消 耗能量（从而产生损耗），由此电容屮常用用损耗因了表示该参数。2、等效串联电感esl （lesl）：电容器的筹效串联电感是由电容器的引脚电感与电容 器两个极板的等效电感串联构成的。3、等效并联电阻eprrp :就是我们通常所说的电容器泄漏电阻，在交流耦合应用、 存储应用（例如模拟积分器和釆样保持器）以及当电容器用于高阻抗电路时，rp是一项重要 参数，理想电容器屮的电荷应该只随外部电流变化。然而实际电容器屮

10、的rp使电荷以rc 时间常数决定的速度缓慢泄放。还是两个参数rda、cda也是电容的分布参数，但在实际的应该中影响比较小，这 就省了吧。所以电容重要分布参数的冇三个：esr、esl、epr。其中最重要的是esr、esl, 实际在分析电容模型的时候一般只用rlc简化模型，即分析电容的c、esr、eslo因为寄 生参数的影响，尤其是esl的影响，实际电容的频率特性表现出阻抗和频率成“v”字形 的曲线，低频时随频率的升高，电容阻抗降低；当到最低点时，电容阻抗等于esr； z后 随频率的升高，阻抗增加，表现出电感特性（归功于esl）。因此对电容的选择需要考虑的 不仅仅是容值，还需要综合考虑其他因素。包

11、括：1、电容容值；2、电介质材料；3、电容 的儿何尺寸和放迸位宜。所有考虑的出发点都是为了降低电源地之间的感抗（满足电源最人容抗的条件下）, 在冇瞬时大电流流过电源系统时，不至于产生大的噪声干扰芯片的电源地引脚。选用常见的 有两种方法计算所需的电容：简单方法：由输出驱动的变化计算所需退耦电容的大小；复 杂方法：由电源系统所允许的最大的感抗计算退耦电容的大小。二、计算退耦电容值我们假设一个模型，在一个vcc = 3.3v的sram系统中，冇36根输出数据线, 单根数据线的负载为cload=30pf （相当的人了），输出驷动需要在tr=2ns （上升时间）内 将负载从0v驱动至lj 3.3v,该芯

12、片资料里规定的电源电压要求是3.3v+0.3v/-0.165vo 可以看出在sram的输出同时从0v上升到3.3v时，从电源系统抽取的电流最大，我们选 择此吋计算所需的退耦电容量。我们采用第一种计算方法进行计算，单根数据线所需要的电 流大小为：i = cloadx (dv/dt) =30pfx (3v/2ns) =45ma; 36 根数据线同时翻转时的 电流人小为itot=45max36=1.62ao芯片允许的供电电压降为0.165v,假设我们允许该芯 片在电源线上因为ssn引入的噪声为50mv,那么所盂要的电容退耦电容为：c = ix (dt/dv) =1.62ax (2ns/50mv) =

13、64nf；从标准容值表中选用两个34nf的电容进行并联以完成该值，止如上面提到的退耦电 容的选择在实际中并不是越大越好，因为越人的电容具有更人的封装，而更大的封装可能 引入更人的esl, esl的存在会引起在ic引脚处的电压抖动(glitching),这个可以通过v =lx (di/dt)公式来说明,常见贴片电容的l大约是1.5nh,那么v =1.5nhx (1.62a/2ns) = 1.2v,考虑整个bypass回路的等效电感之后，实际电路中glitch会小于该值。通过前人做 的一些仿真的和经验的数据來看，退耦电容上的glitch与同时驱动的总线数量有很大关系。 因为esl在高频时觉得了电源

14、线上的电流提供能力，我们采用第二种方法再次计算所需的 退耦电容量。这屮方法是从board level考虑单板，即从bypass loop的总的感抗角度进行 电容的计算和选择,因此更具有现实意义，当然需要考虑的因索也就越多,实际问题的解决 总是这样，需要一些折中，需耍一点妥协。同样使用上面的假设，电源系统的总的感抗最大：xmax= (dv/dl) =0.05/1.62=31 m 欧;在此，需要说明我们引入的去耦电容是为了去除比电源的去耦电容没有滤除的更高频 率的噪声，例如在电路板级参数屮串联电感约为lserial = 5nh,那么电源的退耦频率： fbypass = xmax/(2pixlser

15、ial) = 982khz,这就是电源本身的滤波频率，当频率高于此频率 时，电源电路的退耦电路不起作川，需要引入芯片的退耦电容进行滤波。另外引入另外一 个参数转折点频率fknee,该频率决定了数字电路屮主要的能量分布，高于该频率的分 量认为对数字电路的上升沿和下降沿变化没有贡献。在high-speed digital dcsign:a hand book of black magic这木书的第一章就详细的讨论了该问题，在此不进行详细说明。只是引 入其中推倒的公式：fknee= (1/2xtr) =250mhz,其中 tr=2ns； 可见 fknee 远远大于 fbypass, 5nh的串联电感

16、肯定是不行了。那么计算：ltot = xmax/(2pi x fkncc) = (xmax x tr/pi)= 19.7ph; 如前面提到的常见的贴片电 容的串联电感在1.5nh左右，所需要的电容个数是：n= (lserial/ltot) =76个，另外当频率降到fbypass的时候，也应该满足板级 容抗需要即：carray=(l/ (2pi x fbypassx xmax) ) = 5.23uf； celement=carray/n=69nf; 哇曝，真不是一个小数冃啊，这么多啊！如果单板上还有其他器件同时动作，那么需耍更多 的电容呢!如果布不下，只能选择其他具有更小电感值的电容了。三、电容

17、分类和标识电容选择上都采用的mlcc，；的电容进行退耦，常见的mlcc的电容因为介质的 不同可以进行不同的分类，可以分成npo的第一类介质，x7r：3；，和z5u等的第二、三类 介质。eia对第二、三类介质使用三个字母，按照电容值和温度z间关系详细分类为：第 一个数字表示下限类別温度：x： 55度；y： 30度；z： +10度第二个数字表示上限 温度：4： +65度；5： +85度；6： 105度；7： 125度；8： 150度；笫三个数字表示25 度容量误差： p： +10%/10%； r： +15%/15%； s： +22%/22%； t： +22%/33%；u： +22%/56%； v：

18、 +22%/82%例如我们常见的z5u,表示工作温度是10度85度，标称容量偏差+22%/82%,就这玩意儿我们还大用特用啊。介质性能好的电容容量做不人，容量人的介质常量不好，牛活啊，你怎么总是这 么才盾啊！尤其重要的一点是mlcc电容捉供的电容值都是指静电容量，表示电容在很低 的电压下测试得到的电容虽，当电容的两端的直流电压在不超过电容耐压下加人时电容量将 急剧下降，例如在某耐压16v的mlcc电容的测试数据屮有：0v >100%, 8v >86%, 12v>68%, 16v55%。我就因为没有注意该特性在某电路设计屮出现了惨痛的教训。最后关于电容放置的位置，还得引用前辈们

19、的口头禅:"the rule of thumb is to place the capacitor as close as possible to the ic注释©mlcc片式多层陶瓷电容npo具有温度补偿特性的单片陶瓷电容填充介质是由钏、侈和一些其它稀有氧化物npo电容器是电容量和介质损耗最稳定的电容器之一。在温度从55°c到+125°c时 容量变化为0±30ppm/°c，电容量随频率的变化小于±0.3aco npo电容的漂移或滞后小 于±0.05%,和对大于±2%的薄膜电容來说是可以忽略不计的。其典

20、型的容量相対使用寿 命的变化小于±0.1%。npo电容器随封装形式不同具电容量和介质损耗随频率变化的特性也不同,大封装尺寸的要比小封装尺寸的频率特性好。封装dc=50vdc=100v08050.51000pf0.5-820pf12060.51200pf0.51800pf12105605600pf5602700pf2225looopf0.033gf1000pf-0.018pf卜表给出了 npo电容器可选取的容量范围。振荡器、 频电路x7rnpo电容器适合用于 谐振器的槽路电容，以及高 中的耦合电容。温度稳定型的陶瓷电容器。当温度在55°c到125°c时英容量变化为15%,需要注意的是此时电容器容量变化是非线性 的。x7r电容器的容量在不同的电压和频率条件下是不同的，它也随时间的变