计算机原理2014-2015

1、第1课时 存储器的分类与层次结构教学目标： 掌握存储器的分类；掌握存储器的层次结构；教学重点：存储器的分类；存储器的层次结构；教学难点：存储器的层次结构教学过程：【导入新课】问题：常见的存储器有哪些，请举例子说明【新课讲解】1、 存储器的分类随着计算机系统结构和存储技术的发展，存储器的种类日益繁多，根据不同的特性可对存储器进行不同的分类，下面介绍几种常见的分类方法。1按存储器在计算机系统中的作用分类 高速缓冲存储器(Cache)作用：高速缓冲存储器用来存放当前计算机正在执行的程序段和数据，提高CPU执行速度。特点：高速缓冲存储器的存取速度可以与CPU的速度相匹配，但存储容量较小，价格较高。构成

2、：采用SRAM构成CPU可访问性：CPU可直接随机地进行读/写访问。(2) 主存储器（主存）作用：主存用来存放计算机运行期间所需要的程序和数据。CPU可访问性：CPU可直接随机地进行读/写访问。特点：主存的容量相对于Cache来说要大，存取速度要低。构成：采用DRAM构成。(3) 辅助存储器（辅存或外存）作用：用来存放当前暂不参与运行的程序和数据以及一些需要永久性保存的信息。特点：具有存储容量大、存取速度低、位价格低。CPU可访问性：CPU不能直接访问外存。总结：存取速度：辅存主存高速缓冲存储器容量大小：高速缓冲存储器主存辅存价格高低：辅存主存高速缓冲存储器2按存取方式分类 随机存取存储器RA

3、M 只读存储器ROM 顺序存取存储器SAM 直接存取存储器DAM3按存储介质分类 磁芯存储器特点：信息可以长期存储，不会因断电而丢失。 半导体存储器分类：主要有MOS型存储器和双极型存储器两大类。MOS型存储器特点：集成度高、功耗低、价格便宜、存取速度较慢；双极型存储器特点：存取速度快、集成度较低、功耗较大、成本较高。半导体RAM存储的信息会因为断电而丢失。 磁表面存储器特点：容量大、价格低、存取速度慢，故多用作辅助存储器。 光存储器特点：容量大、价格低、存取速度慢，故多用作辅助存储器。4按信息的可保存性分类易失性存储器：断电后，存储信息即消失的存储器。非易失性存储器：断电后信息仍然保存的存储

4、器，称。破坏性读出：如果某个存储单元所存储的信息被读出时，原存信息将被破坏；非破坏性读出：如果读出时，被读单元原存信息不被破坏。 2、 存储器的层次结构（1）多级级存储器体系结构存储器的多级存储层次的提出是：为了解决存储容量、存取速度和价格之间的矛盾。M1速度最快、容量最小、位价格最高；Mn速度最慢、容量最大、位价格最低。整个存储系统具有接近于M1的速度，相等或接近Mn的容量，接近于Mn的位价格。在多级存储层次中，最常用的数据在M1中，次常用的在M2中，最少使用的在Mn中。 多级存储层次（2）三级存储器体系结构三级存储体系三级存储体系构成：由Cache、主存储器、辅助存储器构成。两个层次：Ca

5、che主存存储层次是为解决主存速度不足而提出来的，从CPU看，速度接近Cache的速度，容量是主存的容量，每位价格接近于主存的价格；主存辅存存储层次是为解决主存容量不足而提出来的，从CPU看，速度接近主存的速度，容量是虚拟的地址空间，每位价格是接近于辅存的价格。【练习作业】一、选择题1、通常计算机的主存储器可采用（ ）。A、RAM和ROM B、仅ROMC、仅RAM D、RAM、ROM和磁盘2、切断计算机电源后，下列存储器中的信息会丢失的是（ ）。A、RAM B、ROM C、软盘 D、硬盘3、存储器是计算机的记忆设备，主要用于存储（ ）。A、数据 B、程序 C、计算机语言 D、数据和程序4、计算

6、机存储体系涉及到内存、软盘、硬盘、缓存等，按存取时间由快到慢的顺序排列，正确有是（ ）。A、内存、软盘、硬盘、缓存 B、软盘、内存、硬盘、缓存C、缓存、内存、硬盘、软盘 D、内存、缓存、软盘、硬盘5、CPU可以直接访问的存储器是（ ）。A、硬盘 B、光盘 C、U盘 D、内存6、在计算机中直接与CPU交换数据的是（ ）。A、RAM、ROM和I/O B、主存储器和辅助存储器C、随机存储器和外存储器 D、高速缓存和主存储器7、和外存储器相比，内存储器的特点是( )。A、容量大、速度快、成本低 B、容量大、速度慢、成本高C、容量小、速度快、成本高 D、容量小、速度快、成本低8、微型计算机中内存储器所采

7、用的材料通常为（ ）。A、光介质 B、磁介质 C、半导体 D、FLASH9、有关cache说法正确的是（ ）A、只能在CPU以外 B、只能在CPU以内C、CPU内外都可 D、若存在cache，CPU将不能访问内存10、在计算机系统正常状态下，如果计算机频繁地读写硬盘，最可能存在的原因是（ ）。A、CPU的速度太慢 B、内存容量太小 C、硬盘容量太小 D、软盘容量太小11、软盘加上写保护后，对它可进行的操作是（ ）。A、删除文件 B、读出文件 C、读出和写入文件 D、写入文件12、计算机的存储器采用分级方式是为了（ ）。A、减少主机箱的体积 B、解决容量、价格、速度三者之间的矛盾C、保存大量数据

8、方便 D、操作方便13、存储器的随机访问方式是指（）。 A、可随意访问存储器 B、按随机文件访问存储器C、可对存储器进行读出与写入D、可按地址访问存储器任一编址单元，其访问时间相同且与地址无关二、填空题1、计算机中存储容量一般用字节来表示，1KB= B，1MB=_KB，1GB=_MB.1GB=_KB，1GB=_B。2、计算机系统配置高速缓冲存储器(Cache)是为了解决_问题。3、在多层次的存储体系中，上一层次的存储器比其下一层次的存储器_、 、 每字节存储容量的成本更高。4、与双极型存储器相比，MOS型存储器集成度_、功耗_、价格_、存取速度较_。三、简答题1、简述主存与辅存的区别2、简述现

9、代计算机中都采用的三级存储器体系结构？第2课时 主存储器概述教学目标： 了解主存储器的概念；了解存储元、存储单元及存储体的概念；理解主存储器的主要性能指标；理解主存储器的组织与结构；教学重点：主存储器的主要性能指标教学难点：主存储器的主要性能指标教学过程：【复习回顾】1、按存储器在计算机系统中的作用分为哪几类？2、按存取方式分类分为哪几类？3、主存与辅存有哪些区别？【新课讲解】一、存储器的概念存储元：存储器中最小的存储单位，它可存储一个二进制代码。存储单元：由若干个存储元组成。单元地址：每一个存储单元的唯一编号。存储体：由许多存储单元组成。二、主存储器的主要性能指标 容量容量 = 存储单元个数

10、 X 位数（字长）字：每访问一次主存储器，读出(或写入)的单位。字长：字的二进制位数叫做字长。 存取速度 存取时间Ta存取时间：又称为访问时间或读写时间，它是指从启动一次存储器操作到完成该操作所经历的时间。 存取周期Tm存取周期：又可称作读写周期、访内周期，是指主存进行一次完整的读写操作所需的全部时间，即连续两次访问存储器操作之间所需要的最短时间。TmTa。 主存带宽Bm主存的带宽又称为数据传输率，表示每秒从主存进出信息的最大数量，单位为字每秒或字节每秒或位每秒。 存储器的可靠性三、主存储器的组织与结构主存通常由存储体、地址译码驱动电路、I/O和读写电路组成。 【练习作业】1、存储器完成一次完

11、整的读写操作所需的全部时间称为（ ）。A、存取时间 B、存取周期 C、CPU周期 D、机器周期2、存储单元是指（ ）。A、存放一个二进制信息位的存储元B、存放一个机器字的所有存储元集合C、存放一个字节的所的存储元集合D、存放两个字节的所有存储元集合3、内存中的每一个存储单元都有唯一的标记，该标记称为（ ）。A、序号 B、字节 C、地址 D、编号4、计算机中衡量一个存储器的性能指标主要是 、 、存取速度、可靠性、性能价格比等。5、主存通常由_、_、_组成。第3课时 存储器的记忆单元（存储元）教学目标： 了解随机存储器的记忆单元；了解只读存储器的记忆单元；教学重点：随机存储器的记忆单元只读存储器的

12、记忆单元；教学难点：静态随机存储器的记忆单元教学过程：【复习回顾】1、存储元2、存储单元3、半导体存储器从工作原理分类：双极型和MOS型。4、双极型特点：速度高、功耗大、集成度低，用于小容量的高速存储器； MOS型特点：功耗小、集成度高、价格便宜，更适于用在大容量随机存储器中；【新课讲解】1、 随机存储器的记忆单元MOS存储器按工作原理分类：静态和动态。静态MOS存储器基于触发器的工作原理，只要不断电，就可保存信息。动态MOS存储器利用MOS管极间电容储存电荷保存信息，其功耗更小，集成度更高，价格更低，在主存中获大量使用。 静态随机存储器(SRAM)的记忆单元MOS管是一种场效应器件，有源极(

13、S)、栅极(G)和漏极(D)。 MOS场效应管用6个MOS管子，可构成一个静态的记忆单元，存储一位二进制信息。6管MOS静态记忆单元 动态MOS随机存储器(DRAM)的记忆单元组成动态记忆单元电路的有4管方案、3管方案和单管方案，最常用的是单管方案。 单管MOS记忆单元这种电路的优点是：每个单元用的元件少，可以大大提高每个芯片上的集成容量，降低成本，同时功耗也小。但因电路上存在漏电，电容上的电荷会逐渐泄漏，而丢失信息，通常电容上的电荷可保持几个毫秒。为了长久保持存储的信息，必须在信息消失前不断地补充充电，刷新原来的内容。这种刷新操作必须不断地、周期性地进行，因而称为动态存储器。2、 只读存储器

14、的记忆单元 掩模型ROM掩模型ROM集成度高，成本低，工作可靠，但不灵活，用户没有丝毫修改余地。 可编程序只读存储器(PROM)用户使用前可对PROM器件进行一次编程，写入需要的内容，但当写入程序后，PROM的内容再也不能改变。一般使用熔丝型PROM。如图所示。 熔丝型PROM原理 可改写可编程只读存储器(EPROM)每次擦除需要长时间的紫外线照射 电可擦除可编程只读存储器(E2PROM或EEPROM)电可擦可编程只读存储器，虽可反复修改存储内容，但擦除速度慢，擦写操作复杂，所以还不能当作随机存储器使用。 3、 闪速存储器特点：具有集成度高、价格低、非易失性。闪速存储器比硬盘速度高、功耗低、体

15、积小、可靠性高。 【练习作业】一、选择题1、下列说法正确的是（ ）。A、EPROM是可改写的，因而也是随机存储器的一种B、EPROM是可改写的，但它不能作为随机存储器使用C、EPROM只能改写一次，故它不能作为随机存储器使用D、EPROM是只能改写一次的只读存储器2、以下存储器需要周期性刷新才能长久保存信息的是（ ）A、DRAM B、ROM C、EEPROM D、SRAM3、以下哪种类型的存储器读写速度最快（ ）。A、DRAM B、ROM C、EPROM D、SRAM4、在下列存储器中内容由使用者一次写定不能再更改的是（ ）。A、ROM B、EPROM C、PROM D、SRAM5、动态随机存

16、储器（DRAM）的常用刷新方式有三种，以下（ ）不是它的刷新方式。A、集中式刷新 B、分散式刷新 C、同步式刷新 D、异步式刷新6、以下（ ）是电可擦除可编程的只读存储器。A、掩模ROM B、PROM C、EPROM D、EEPROM7、闪存（FLASH MEMORY）又称U盘是一种（ ）内存。A、PROM B、EEPROM C、ROM D、EPROM8、下列说法中( )是正确的。 A半导体ROM信息可读可写，且断电后仍能保持记忆 B半导体ROM是非易失性的，断电后仍然能保持记忆 C半导体ROM是非易失性的，断电后也不能保持记忆DEPROM是可改写的，因而也是随机存储器的一种9、EPROM是指

17、( )A读写存储器 B只读存储器 C电擦除可编程的ROM D光擦除可编程的ROM10、动态RAM存储信息依靠的是( )A.电容 B.双稳态触发器 C.晶体管 D.磁场11、SRAM的存储元是依靠（ ）存储信息。A、磁表面 B、光介质 C、电容的充电电荷 D、双稳态触发器12、（ ）的记忆单元利用了MOS管的栅极电容实现记忆电荷的储存。A、静态随机存储器 B、动态随机存储器 C、可编程只读存储器 D、可改写可编程只读存储器二、填空题1、一个静态SRAM是由于 、 、 和控制电路等组成。2、MOS存储器有静态RAM与动态RAM可供选择，在构成大容量主存时一般就选择 。3、MOS型的RAM可以分为_

18、和_两类.4、用_个MOS管子，可构成一个静态的记忆单元，存储_位二进制信息。第4课时 半导体主存储器的组成及寻址 教学目标： 掌握RAM芯片的地址线、数据线和控制线；掌握RAM芯片的容量用字数X位数来表示；了解地址译码方式；教学重点：RAM芯片的地址线、数据线和控制线；RAM芯片的容量字数X位数的表示；教学难点：RAM芯片的容量字数X位数的表示；教学过程：【复习回顾】1、只读存储器有哪些类型？2、DRAM和SRAM分别是指什么存储器？【新课讲解】1、 RAM芯片分析1、地址线、数据线和控制线RAM芯片通过地址线、数据线和控制线与外部连接。地址线是单向输入的，其数目与芯片容量有关。数据线是双向

19、的，既可输入，也可输出，其数目与数据位数有关。控制线主要有读写控制线和片选线两种，读写控制线用来控制芯片是进行读操作还是写操作的，片选线用来决定该芯片是否被选中。2、RAM芯片容量容量 = 字数X位数（字长） 存储单元数量X 例：1024X4、1KX4、2KX8、64KX83、与按字节计算容量的转换例：64KX16位=64K X 2B = 128KB4、RAM芯片容量与地址线数量、数据线数量的关系（1） 字数决定地址线数量（2） 位数决定数据线数量例1：容量为1024X4的RAM芯片需要多少根地址线、多少根数据线与它相连？因为1024=210，所以需要10根地址线因为位数为4，所以需要4根数据

20、线例2：容量为64KX8的RAM芯片需要多少根地址线、多少根数据线与它相连？因为1K=1024，64=26，64K=216,所以需要16根地址线因为位数为8，所以需要8根数据线4、 行地址选通信号、列地址选通信号行地址和列地址RAM芯片每增加一条地址线，实际上是增加了两位地址，也即增加了4倍的容量。 2、 地址译码方式 单译码方式 双译码方式【练习作业】一、选择题1、某一SRAM芯片，容量为16K×1位，则其地址线有（）。A、14根 B、16K根 C、16根 D、32根2、某DRAM芯片，其存储容量为256K×8位，该芯片的数据线和地址线数目为（） 、8，512B、512，

21、 C、8，18 、8，193、某计算机字长是32位，它的存储容量是256KB，按字编址，它的寻址范围是（ ）A、128K B、64K C、64KB D、128KB4、若一台计算机的字长为2个字节，则表明该机器（ ）。A、能处理的数值最大为2位十进制数。B、能处理的数值最多由2位二进制数组成。C、在CPU中能够作为一个整体加以处理的二进制代码为16位。D、在CPU中运算的结果最大为2的16次方5、一般8位的微型机系统以16位来表示地址，则该计算机系统有（ ）空间。A、256 B、65535 C、65536 D、1310726、若主存每个存储单元为16位，则（ ）。A、其地址线为16位 B、其地址

22、线与16有关C、其地址线与16无关 D、以上说法都不正确二、填空题1、一个16K×32位的存储器，其地址线和数据线的总和是_。2、某一静态RAM芯片，其容量为64K×1位，则其地址线_条。3、存储容量为256K×8位的存储器芯片能存储_字节的信息。第5课时 主存容量的扩展教学目标： 理解字扩展法；理解位扩展法；理解字和位同时扩展法；教学重点：字扩展法、扩展法、字和位同时扩展法；教学难点：字和位同时扩展法教学过程：一、主存容量的扩展由于存储芯片的容量有限的，主存储器往往要由一定数量的芯片构成的。要组成一个主存，首先要考虑选片的问题，然后就是如何把芯片连接起来的问题。

23、根据存储器所要求的容量和选定的存储芯片的容量，就可以计算出总的芯片数，即总片数将多片组合起来常采用位扩展法、字扩展法、字和位同时扩展法。 位扩展（并联法）位扩展是指只在位数方向扩展（加大字长），而芯片的字数和存储器的字数是一致的。位扩展的连接方式是将各存储芯片的地址线、片选线和读写线相应地并联起来，而将各芯片的数据线单独列出。 如用16K×1的SRAM芯片组成16K×8的存储器，所需芯片数为：=8片思考：（1）16K×1的SRAM芯片需要多少根地址线？多少根数据线？（2） 需16K×1的芯片多少片？（3） 16K×8的存储器需要多少根地址线？多

24、少根数据线？（4）16K×8的存储器总地址码位数最少需要多少位？（5）16K×8的存储器能存储多少字节信息？ 字扩展（串联法）字扩展是指仅在字数方向扩展，而位数不变。字扩展将芯片的地址线、数据线、读写线并联，由片选信号来区分各个芯片。如用16K×8的SRAM组成64K×8的存储器，所需芯片数为：=4片思考：（1） 16K×8的芯片需要多少根地址线？多少根数据线？（2） 需16K×8的芯片多少片？（3） 64K×8的存储器需要多少根地址线？多少根数据线？（4） 其中多少根片选地址线？多少根片内地址线？（5） 64K×

25、8的存储器总地址码位数最少需要多少位？（6） 64K×8的存储器能存储多少字节信息？在同一时间内4个芯片中只能有一个芯片被选中。A15A14=00，选中第一片，A15A14=01，选中第二片，。4个芯片的地址分配如下：第一片最低地址0000 0000 0000 0000B 0000H 最高地址0011 1111 1111 1111B 3FFFH第二片最低地址0100 0000 0000 0000B 4000H 最高地址0111 1111 1111 1111B 7FFFH第三片最低地址1000 0000 0000 0000B 8000H 最高地址1011 1111 1111 1111B

26、 BFFFH第四片最低地址1100 0000 0000 0000B C000H 最高地址1111 1111 1111 1111B FFFFH 字和位同时扩展（混连法）由8片2K×4的SRAM芯片构成8K×8的存储器，由于在字和位两个方向上的位数都不够，需在字和位两个方向上同时扩展。=8片思考：（1） 2K×4的芯片需要多少根地址线？多少根数据线？（7） 需2K×4的芯片多少片？（8） 8K×8的存储器需要多少根地址线？多少根数据线？（9） 其中多少根片选地址线？多少根片内地址线？（10） 8K×8的存储器总地址码位数最少需要多少位？（

27、11） 8K×8的存储器能存储多少字节信息？二、存储芯片的地址分配和片选片选：选择存储芯片，即进行片选；字选：从选中的芯片中依地址码选择出相应的存储单元，以进行数据的存取，这称为字选。CPU要实现对存储单元的访问，先片选然后再字选。片选信号的译码方法又可细分为线选法、全译码法和部分译码法。（1）线选法线选法就是用除片内寻址外的高位地址线直接（或经反相器）分别接至各个存储芯片的片选端（2） 全译码法全译码法将除片内寻址外的全部高位地址线都作为地址译码器的输入，译码器的输出作为各芯片的片选信号，将它们分别接到存储芯片的片选端，以实现对存储芯片的选择。（3） 全译码法所谓部分译码即用除片内

28、寻址外的高位地址的一部分来译码产生片选信号。【练习作业】1、某DRAM芯片，其存储容量为256×位，该芯片的数据线和地址线数目为 、 2、 片16K×8位存储器芯片按 扩展法组成64K×8位存储器时，地址总线中需要 条地址线用于片选。3、要组成容量为4K×8 位的存储器，需要_片 4K×1 位的静态 RAM 芯片并联，或者需要_ 片1K×8 位的静态 RAM 芯片串联。4、MOS存储器有静态RAM与动态RAM可供选择，在构成大容量主存时一般就选择 。5、若分别采用以下两种SRAM芯片组成16K×8位的存储器，回答以下问题：（

29、1）2K×8位的SRAM芯片，其地址线为 根，数据线为 根，组成16K×8位的存储器需要 片。（2）16K×4位的SRAM芯片，其地址线为 根，数据线为 根，组成16K×8位的存储器需要 片。6、欲组成一个64K×16位的存储器，若选用16K×8位的存储芯片，共需 片。7、要设计一个存储容量为8K×16位的存储器，需要 片1K×4位的RAM芯片，应该采用 扩展法。1、选用2M×8位的存储芯片组成一个16M×8位的存储器。（1）采用何种存储容量扩展法？（2）需多少2M×8位的存储芯片？（

30、3）该存储器所需的地址码总位数最少是多少？2、现有SRAM芯片容量为4K×4位，试用此芯片组成16K×8位的存储器， （1）共需要多少这样的芯片？（2）要访问此存储器至少需要多少条地址线？其中片内寻址需几条？3、已知某16位机的主存采用半导体存储器，其地址码为16位，回答以下问题：（1）该存储器最多能存储多少个字节的信息。（2）如果该存储器由8K×8位的RAM芯片组成，需要多少片？（3）该RAM芯片需要多少条地址线和数据线？4、设有一个具有16位地址和8位字长的存储器。问：（1）该存储器能存储多少字节的信息? （2）如果存储器由4K×1位RAM芯片组成，

31、需要多少片芯片?（3）需要多少位地址作芯片内单元的选择? 需要多少位地址作芯片选择?5、设有一个具有20位地址和32位字长的存储器，问：（1）该存储器能存储多少字节信息？（2）如果用512K×8位的SRAM组成，需多少片？（3）需要多少位地址作为芯片选择？第6课时 高速缓冲存储器（Cache）教学目标： 理解高速缓存的工作原理；理解Cache的基本结构；掌握几种地址映像方式；了解替换算法的概念；了解更新策略的概念；教学重点：速缓存的工作原理；替换算法；更新策略；教学难点：速缓存的工作原理教学过程：【复习导入】1、Cache的作用：解决CPU与内存速度不匹配的问题2、Cache的特点【

32、新课讲解】1、 高速缓存的工作原理1程序的局部性原理是设置Cache的依据程序的局部性有两个方面的含义：时间局部性和空间局部性。时间局部性是指如果一个存储单元被访问，则可能该单元会很快被再次访问。这是因为程序存在着循环。空间局部性是指如果一个存储单元被访问，则该单元邻近的单元也可能很快被访问。高速缓冲技术就是利用程序的局部性原理，把程序中正在使用的部分存放在一个高速的容量较小的Cache中，使CPU的访存操作大多数针对Cache进行，从而使程序的执行速度大大提高。 2Cache的基本结构Cache特点：容量小，读取速度快（其速度数倍于主存）Cache的内容是正在执行的程序段，或将要使用的相邻单

33、元的指令或数据，是主存中程序的临时副本。从主存到Cache中数据的传送是以数据块为单位进行的。 当CPU需访问主存时，先访问Cache：1、若需要的数据或指令在Cache中，直接从Cache中读取，不必再访问主存。（称为Cache命中）2、若需要的数据或指令不在Cache中，从主存中取出的指令或数据在送入CPU的同时，还送入Cache中保存。2、 地址映像方式 1直接映像Cache方式特点： Cache空间利用不充分，容易造成Cache空间浪费。2全相联映像Cache方式 特点：这是一种最灵活的映像方案，但是实现起来却很困难。3组相联映像Cache存储组织特点：这是一种直接映像与全相联映像方式

34、的折中方案。Cache的命中率除了与地址映像方式有关外，还与Cache容量大小有关。 3、 替换算法 替换算法：Cache中的空间已被占满时，就需要把原来存储的某一块替换掉。常用的替换算法有如下两种：1先进先出（FIFO）算法按调入Cache的先后决定淘汰的顺序，即在需要更新时，将最先进入Cache的块作为被替换的块。须记录块进入Cache的先后次序。优点：这种方法容易实现，而且系统开销小。缺点：可能会把一些需要经常使用的程序块替换掉。2近期最少使用（LRU）算法LRU算法是把CPU近期最少使用的块作为被替换的块。这种替换方法需要随时记录Cache中各块的使用情况，以便确定哪个块是近期最少使用

35、的块。优点：LRU算法相对合理，提高了Cache的命中率。缺点：实现起来比较复杂，系统开销较大。 4、 更新策略 更新策略：为了使主存与Cache中的数据一致。当CPU的运算结果要写回主存时，而且Cache又命中时，写入Cache中的数据如果不写入主存，会造成主存与Cache中的数据不一致；如果要写回主存，则使写操作的速度不能提高。处理这种情况的更新策略有两种方案：1写直达法：又称全写法，将写入Cache中的数据，也写入主存。这时写操作的时间就是访问主存的时间，但数据块替换时，不需要再调入主存。特点：保持Cache与主存内容一致，容易实现。2写回法：写Cache时，不写回主存。当Cache中的

36、字块被替换时，才将改写过的数据块一起写回主存。数据被改写过，在替换这块数据时，才将该数据块写回主存。据统计，在访存操作中有的操作是写操作，写操作的平均概率是左右，因此写直达法有一定实用性。为了提高Cache的操作速度，所有Cache的控制算法都是使用硬件实现的。 【练习作业】一、选择题1、Cache 存储器的速度应比从主存储器存取速度（ ）。 A. 快 B. 稍快 C. 相等 D. 慢2、CPU在Cache中取到了所需的指令或数据，称为（ ）。A、刷新 B、写入 C、命中 D、映像3、在程序执行过程中，常需要将信息写入主存，通常有两种写法（ ）。A、回写法和写回法 B、回写法和直达法C、写回法

37、和写直达法 D、写回法和直接法4、在“主存-cache”存储体系中，Cache（ ）。A、是主存的一部分 B、存放的是主存中一部分程序块和数据块的副本C、容量比主存的大 D、存取速度比主存的慢5、以下关于存储器的描述，错误是的（ ）。A、Cache的存取速度可以与CPU的速度相匹配B、DRAM的存取速度比U盘的存取速度快C、Cache一般采用SRAM结构D、磁表面存储器的存取速度比半导体存储器的存取速度快6、程序的局部性原理是设置Cache的依据，其中（ ）局部性原理是指一个存储单元被访问，则该单元可能很快会被访问。 A、时间 B、空间 C、硬盘 D、CPU7、下列选项中，（ ）不是主存和ca

38、che的地址映像方式A、全相联映像 B、部分相联映像 C、直接映像 D、组相联映像8、Cache常用的替换策略有（ ）。A、先进先出策略和先进后出策略 B、先进先出策略和近期最少使用策略C、近期最少使用策略和近期最多使用策略 D、近期最少使用策略和先进后出策略9、在下列 Cache 替换算法中，一般说来哪一种比较好（）。 A、随机法B、先进先出法 C、后进先出法D、近期最少使用法二、填空题1、为了缓解内存与CPU速度不匹配问题，微型计算机一般都采用 。2、根据程序局部性原理，在主存和CPU间设置 ，把正在执行的指令地址附近的一部分指令或数据从 装入其中，供CPU在一段时间内使用。3、为了把信息

39、放到Cache中,必须应用某种函数把主存地址映象到Cache中定位,我们把它称为_,它的方式一般有_,_和_。4、Cache存储器中采用的主要替换算法有_和_。第7课时 虚拟存储器及磁盘阵列教学目标： 了解虚拟存储器的概念；理解页式虚拟存储器的概念；理解段式虚拟存储器的概念；理解段页式虚拟存储器的概念；了解磁盘阵列的相关概念；教学重点：虚拟存储器的概念；页式虚拟存储器的概念；段式虚拟存储器的概念段页式虚拟存储器的概念磁盘阵列的相关概念教学难点：虚拟存储器的概念、磁盘阵列的相关概念教学过程：【导入新课】引言：虚拟存储器由主存储器和联机工作的辅助存储器（通常为磁盘存储器）共同组成，这两个存储器在硬

40、件和系统软件的共同管理下工作，对于应用程序员，可以把它们看作是一个单一的存储器。【新课讲解】1、 虚拟存储器的基本概念虚拟存储器将主存或辅存的地址空间统一编址，形成一个庞大的存储空间。在这个大空间里，用户可以自由编程，完全不必考虑程序在主存是否装得下以及这些程序将来在主存中的实际存放位置。用户编程的地址称为虚地址或逻辑地址，实际的主存单元地址称为实地址或物理地址。显然，虚地址要比实地址大得多。在实际的物理存储层次上，所编程序和数据在操作系统管理下，先送入磁盘，然后操作系统将当前运行所需要的部分调入主存，供CPU使用，其余暂不运行部分留在磁盘中。 程序运行时，CPU以虚地址来访问主存，由辅助硬件

41、找出虚地址和实地址之间的对应关系，并判断这个虚地址指示的存储单元内容是否已装入主存。如果已在主存中，则通过地址变换，CPU可直接访问主存的实际单元；如果不在主存中，则把包含这个字的一页或一个程序段调入主存后再由CPU访问。如果主存已满，则由替换算法从主存中将暂不运行的一块调回辅存，再从辅存调入新的一块到主存。虚拟存储器与Cache存储器的管理方法有很多类似之处，由于历史的原因，它们使用不同的术语。虚拟存储器中，在主存与外存之间传送的数据单位称“页”或“段”，而Cache中叫数据块。 虚拟存储器与Cache主要区别是：1地址映像：虚存是由软件实现的，而Cache是由硬件实现的，Cache更强调速

42、度。2替换策略：虚存是由虚拟操作系统用软件实现的，可以用较好的算法，较长的时间；Cache的替换算法是由硬件来实现。3虚存地址映像使用全相联方式，用软件实现，可以提高命中率，提高主存的利用率。4. 更新策略：虚存使用写回法，等到该页要替换时，才一起写回外存。5Cache对程序员是全透明的，用户不感到有Cache的存在。虚存中的页面对系统程序员是不透明的，段对用户可透明，也可不透明。6虚存容量受计算机地址空间的限制，由地址码位数来决定。Cache的容量，主存的容量都小于处理机的地址空间，不受此限制。 2、 虚拟存储器的分类（1） 页式虚拟存储器（2） 段式虚拟存储器（3） 段页式虚拟存储器3、

43、磁盘阵列磁盘阵列技术的目的：提升存储性能和数据安全。（一）RAID概念 RAID：独立磁盘冗余阵列，或简称磁盘阵列。简单的说，RAID是一种把多块独立的硬盘（物理硬盘）按不同方式组合起来形成一个硬盘组（逻辑硬盘），从而提供比单个硬盘更高的存储性能和提供数据冗余的技术。组成磁盘阵列的不同方式称为RAID级别（RAID Levels）。数据冗余的功能是在用户数据一旦发生损坏后，利用冗余信息可以使损坏数据得以恢复，从而保障了用户数据的安全性。在用户看起来，组成的磁盘组就像是一个硬盘，用户可以对它进行分区，格式化等等。总之，对磁盘阵列的操作与单个硬盘一模一样。不同的是，磁盘阵列的存储性能要比单个硬盘高

44、很多，而且可以提供数据冗余。 （二）RAID级别 1. RAID0无冗余无校验的磁盘阵列 优点：是RAID中存储性能最高的，存储速度最快缺点：数据安全性最低，数据损坏无法恢复适用于：对性能要求较高，而对数据安全性不在乎的领域，如图形工作站等2 RAID1镜象磁盘阵列 优点：是RAID中数据安全性最高的缺点：磁盘空间利用率低，备份数据占总存储空间的一半，存储成本高适用于：最数据安全性要求较高的领域，如服务器、数据库存储等3 RAID0+1： 是RAID0与RAID1的组合形式也称RAID10优点：具有近似RAID0的存储性能，也有RAID1的数据安全性缺点：磁盘空间利用率和RAID1相同，存储成

45、本高适用于：既有大量数据需要存取，又对数据安全性要就严格的领域，如银行、金融、商业超市、仓储库房、各种档案管理4 RAID2纠错海明码磁盘阵列 优点：可纠正错误数据缺点：存储速度较慢5 RAID3位交叉奇偶校验的磁盘阵列 特点：有独立奇偶校验盘适用于：数据库和Web服务器6 RAID4块交叉奇偶校验的磁盘阵列特点：有独立奇偶校验盘 7 RAID5无独立校验盘的奇偶校验磁盘阵列 特点：无独立奇偶校验盘8 RAID6带多个奇偶校验值的磁盘阵列 特点：写入速度低，控制器设计复杂，很少采用适用于：数据绝对不能出错的场合【练习作业】一、选择题1、用户编程的地址称为（ ）或（ ）。A、虚地址、实地址 B、

46、虚地址、逻辑地址 C、实地址、物理地址 D、逻辑地址、物理地址2、将主存和辅存的地址空间统一编址，称为（ ）。A、动态刷新技术 B、高速缓冲存储器技术C、磁盘阵列技术 D、虚拟存储器技术3、采用虚拟存储器的目的是（ ）。 A、提高主存的速度 B、提高辅存的速度 C、提高运算速度 D、扩大存储器寻址空间4、在CACHE存储器中，当程序正在执行时，由( )完成地址映射。 A程序员 B硬件 C硬件和软件 D操作系统二、填空题1、虚拟存储器技术首先是为了克服 空间不足而提出的。2、虚拟存储器中，在主存与外存之间传送的数据单位称_或_。3、RAID提供了比单个硬盘更高的存储性能的数据冗余技术，其中文简称

47、是_。4虚拟存储器指的是_层次，它给用户提供了一个比实际_空间大的多的_空间。第7课时 CPU的组成与功能 教学目标：理解CPU的功能；掌握CPU的组成结构、运算器和控制器的功能；掌握CPU的主要寄存器及功能教学重点：CPU的组成结构运算器和控制器的功能CPU的功能教学难点：CPU的组成结构运算器和控制器的功能CPU的主要寄存器及功能教学过程：【导入新课】引言：用计算机解决某个问题时，首先必须为它编写程序。程序是由指令构成的序列，这个序列明确告诉计算机应该执行什么操作，在什么地方找到用来操作的数据。一旦把程序装入内存储器，CPU就可以自动完成取出指令和执行指令的任务。【新课讲解】1、 CPU的

48、功能CPU对整个计算机系统的运行是极其重要的，它具有如下四方面的基本功能：1操作控制2指令控制（CPU的首要任务）3时间控制4数据加工（CPU的根本任务）2、 CPU的组成结构一般，CPU主要由运算器和控制器组成。目前，CPU就由运算器、控制器以及Cache三大部分组成。 控制信号CPUCUALUPSWRIDAccIRPC+1MDRMAR主存I/O在图3-1中缩写字母代表的含义：ALU表示算术逻辑运算单元 Acc表示累加寄存器CU表示控制单元 PSWR表示程序状态标志寄存器IR表示指令寄存器 PC表示程序记数器MDR表示存储器数据寄存器 MAR表示存储器地址寄存器ID表示指令译码器1运算器的主

49、要功能算术逻辑运算单元（ALU）运算器组成累加寄存器（Acc）数据缓冲寄存器（MDR）程序状态寄存器（PSWR） (1)执行所有的算术运算运算器主要功能 (2)执行所有的逻辑运算它是数据加工处理部件。相对控制器而言，运算器接受控制器的命令而进行动作，即运算器所进行的全部操作都是由控制器发出的控制信号来指挥的，所以它是执行部件。2控制器的主要功能程序计数器（PC）指令寄存器（IR）控制器组成指令译码器（ID）操作控制器（CU）时序产生器控制器的主要功能： 从主存中取出一条指令，并指出下一条指令在主存中的位置。 对指令进行译码或测试，产生相应的操作控制信号，以便启动规定的动作。 指挥并控制CPU、主存和输入输出设备之间的数据流动方向。它是发布命令的“决策机构”，即完成协调和指挥整个计算机系统的操作。3、 CPU中的主要寄存器CPU中的寄存器是用来暂时保存运算和控制过程中的中间结果、最终