数字电子技术习题附答案

1、精品word留意：红色字体局部为简略参考答案，解题过程不全面、不具体。一、填空题。1根本的规律门电路有 与 ， 或 ， 非 。2根本规律运算有_与_、或、非3种。3描述规律函数各个变量取值组合与函数值对应关系的表格叫 真值表 。4十进制数72用二进制数表示为 1001000 ，用8421BCD码表示为 01110010 。二进制数111101用十进制数表示为 61 5.数制转换： (8F)16 = ( 143 )10= ( 10001111 )2 = ( 217 )8；(3EC)H = ( 1004 )D；(2021) D = (11111010011)B = ( 3723)O。6.有一数码1

2、0010011，作为自然二进制数时，它相当于十进制数 147 ，作为8421BCD码时，它相当于十进制数 93 。7.(35.75)10=( 100011.11 )2 = ( 00110101.01110101 )8421BCD 。8在8421BCD码中，用 4 位二进制数表示一位十进制数。9在规律运算中，1+1= 1 ；十进制运算中1+1= 2 ；二进制运算中1+1= 10 。10、表示规律函数功能的常用方法有规律表达式、规律真值表、卡诺图等。11将2021个“1异或得到的结果是 0 。12TTL门电路中，输出端能并联使用的有_OC门_和三态门。13. 在TTL与非门电路的一个输入端与地之间

3、接一个10KW电阻，那么相当于在该输入端输入 高 电平。14TTL与非门多余输入端的处理方法通常有 接至正电源 ， 接至固定高电平 ， 接至使用端 。15 规律门是 单 极型门电路，而TTL规律门是 双 极型门电路。16.与TTL电路相比，COM电路具有功耗 低 、抗干扰力量 强 、便于大规模集成等优点。17.TTL门电路的电源电压一般为 5 V， CMOS电路的电源电压为 318 V 。18.OC门的输出端可并联使用，实现线与功能；三态门可用来实现数据的双向传递、总线结构等。19三态门输出的三态为 1、0、高阻态。20.为使F=A ，那么B应为何值高电平或低电平？1 0 121.指出图中各T

4、TL门电路的输出是什么状态高电平、低电平、高阻？Y1=0 Y2=1 Y3=高阻态 Y4=122.假设上题图中各电路为CMOS门电路，请问各门电路的输出是什么状态？Y1=1 Y2=1 Y3=高阻态 Y4=123函数Y=AB+AC的最小项表达式为。24. 假设对键盘上108个符号进行二进制编码，那么至少要 7 位二进制数码。25. 某函数，依据反演规章直接写出该函数的反函数= 26.规律函数的化简方法有代数法和卡诺图法。27函数Z=ABC+BCD，依据对偶规章写出该函数的对偶式Z=A+B+C(B+C+D)；依据反演规章直接写出该函数的反函数 28组合电路的特点是:输出与输入的关系具有即时性。即电路

5、在任意时刻的输出状态只取决于该时刻的输入状态，而与该时刻前的电路状态无关。29组合电路由门电路构成，它的输出只取决于该时刻输入而与原状态无关。30不仅考虑两个本位数相加，而且还考虑来自低位进位相加的运算电路，称为全加器。31一个4选1的数据选择器，应具有_2_个地址输入端_1_个数据输出端。328-3线编码器有 8 个输入端，有 3个输出端，某一时刻只能有 1 个输入端为有效电平。3374LS138是3线8线译码器，译码为输出低电平有效，假设输入为A2A1A0=110时，输出 应为 10111111。34.欲使译码器 74LS138完成数据安排的功能，其使能端STA接输入数据D，而应接 0 ，

6、应接 0 。35.译码器，输入的是_二进制码_输出的是_二进制码对应的信息_。36试列举三种常用的组合电路： 编码器 、 译码器 、 数据选择器 。37.一个4选1的数据选择器，应具有_两_个地址输入端，_四_个数据输入端。38.能够将1个输入数据，依据需要传送到n个输出端的任何一个输出端的电路叫_安排器_。39.共阴LED数码管应与输出 高 电平有效的译码器匹配，而共阳LED数码管应与输出 低 电平有效的译码器匹配。40.通常将具有两种不同稳定状态，且能在外信号作用下在两种状态间转换的电路称为 双稳态 触发器41.对于根本RS触发器，当Q=1、=0时称触发器处于 1状态；当Q=0、=1时称触

7、发器处于 0状态。42.JK触发器的特征方程 。43.D触发器的特征方程 。44对于T触发器，当T= 0时，触发器处于保持状态。45.时序规律电路依据其触发器是否有统一的时钟把握分为同步时序电路和异步时序电路。46.数字电路依据是否有记忆功能通常可分为两类：组合规律电路、时序规律电路。47.时序规律电路的输出不仅和输入信号有关，而且还与电路原态有关。48.移位存放器不但可实现数据的存放 ，而且还能对数据进行 串行移位。49.计数器按计数增减趋势分，有递增、递减和双向计数器。50.计数器按触发器的翻转时序分，有同步和异步计数器。51.一个五进制计数器也是一个 5分频器52.半导体存储器主要分成两

8、大类：ROM、RAM。53.存储器的容量用字数和位数乘积表示。54.只读存储器是用来存放固定不变的 二 进制数码，在正常工作时，只能读存储代码，而不能写存储代码。当失去电源后，其信息代码不会丧失。55.随机存取存储器中的信息代码随时可按指定地址进行读或写，但失去电源后，所存储的代码将会全部丧失。56. 一个10位地址码、8位输出的ROM，其存储容量为 8K 或213位。57Intel2114是1K* 4位的RAM集成电路芯片，它有地址线 10 条，数据线 4 条。58.555定时器的最根本的应用有构成单稳态触发器、构成施密特触发器和构成多谐振荡器三种电路。59施密特触发器有 2 个稳定状态.，

9、多谐振荡器有 0 个稳定状态。60单稳态触发器常用的用途有：延时、定时。61.数/模转换器是将 数字 信号转化成模拟信号输出。62.R2R倒T形电阻网络的D/A转换器，其电阻网络中各节点对地的等效电阻为 R 。63.A/D转换器对模拟信号进行处理的四个过程为采样、保持、量化和编码。64模/数转换器ADC两个最重要的指标是转换精度和转换速度。65. 一个五位二进制加计数器也是一个 32分频器二、单项选择题1.一个有四个班级委员，假设开班委会，必需这四个班委委员全部同意才能召开，其规律关系属于 A 规律A、 与 B、或 C、非 2对100个信息进行二进制编码，那么至少需要( B )A、8位 B、7

10、位 C、9位 D、6位3.是8421BCD码的是 B 。A、1010 B、0101 C、1100 D、11014.(D8)16的8421BCD码之值为( A )。A、001000010110 B、208 C、216 D、110110005.以下四个数中，最大的数是 B A、AF16 B、0010100000108421BCD C、101000002 D、198106以下各组数中，可能是8进制的是( A ) A、27452 B、63957 C、47EF8 D、374817.正规律是指 A 。 A、 高电平用1表示，低电平用0表示 B、 高电平用0表示，低电平用1表示C、 高电平、低电平均用1表示

11、或用0表示8将TTL与非门作非门使用，那么多余输入端应做如何处理。( A )A、全部接高电平 B、局部接高电平，局部接地 C、全部接地 D、局部接地，局部悬空9一只四输入端或非门，使其输出为1的输入变量取值组合有几种。( D )A、15 B、8 C、7 D、110.接受OC门集电极开路门主要解决了 B 。 A、TTL与非门不能相“与的问题 B、TTL与非门不能“线与的问题 C、 TTL与非门不能相“或的问题11.二输入端的或非门，其输入端为A、B，输出端为Y，那么其表达式Y= C 。A、AB B、 C、 D、A+B 12.比较两个一位二进制数A和B,当A=B时输出F=1,那么F的表达式是 D

12、。A、F=AB B、 C、F= D、F=AB13.以下关于异或运算的式子中，不正确的选项是 B A、AA=0 B、 C、A0=A D、A1=14.以下门电路属于双极型的是 A A、OC门 B、PMOS C、NMOS D、CMOS15.和规律式 相等的是 C 。A、ABC B、1+BC C、A D、16.假设规律表达式，那么以下表达式中与F相同的是 A 。A、 B、 C、17.假设一个规律函数由三个变量组成，那么最小项的个数共有 C 。 A、3 B、4 C、818.规律函数，那么它的“与非与非表达式为B 。 A、 B、 C、19.函数F=A+B，那么它的反函数表达式为 C 。 A、 B、 C、2

13、0.在一个四变量规律函数中，为最小项的是 C 。A、AAC B、AB C、 D、21.规律函数F(A,B,C) = AB+B C+的最小项标准式为 D 。A、F(A,B,C)=m(0,2,4) B、F(A,B,C)=m(1,5,6,7)C、F(A,B,C)=m (0,2,3,4) D、F(A,B,C)=m(3,4,6,7)22.函数的反函数之最简或与式是( B )。A、 B、C、 D、23函数F=AB+BC，使F=1的输入ABC组合为( D ) A、ABC=000 B、ABC=010 C、ABC=101 D、ABC=11024.组合规律电路的输出取决于 A 。 A、当时的输入信号 B、原来的输

14、出信号 C、当时的输入信号和原来的输出信号25.组合规律电路的分析是指 C 。A、规律图，求解规律表达式的过程 B、真值表，求解规律功能的过程C、规律图，求解规律功能的过程26.组合规律电路的设计是指 A 。A、规律要求，求解规律表达式并画规律图的过程 B、规律要求，列真值表的过程C、规律图，求解规律功能的过程27.可做数据安排器使用的电路是 B A、编码器 B、译码器 C、数据选择器28.全加器是指 C 。 A、两个同位的二进制数相加 B、不带进位的两个同位的二进制数相加 C、两个同位的二进制数及来自低位的进位三者相加29.四选一选择器的输出表达式。假设用该数据选择器实现，那么D0D1D2D

15、3的取值为 A 。 A、D0=D1=1 D2=D3=0 B、D0=D3=0 D1=D2=1 C、D0=D1=D2=D3=130.组合电路 C 。 A、不会消灭竞争冒险 B、肯定消灭竞争冒险 C、在输入信号状态转变时可能消灭竞争冒险31.欲对全班43个同学以二进制代码编码表示，最少需要二进制码的位数是 B 。A、5 B、6 C、8 D、4332.设某函数的表达式F=A+B,假设用四选一数据选择器来设计，那么数据端D0D1D2D3的状态是 A 。(设A为高位)A、0111 B、1000 C、1010 D、010133.欲实现一个三变量组合规律函数，应选用的电路芯片是 C 。 A、编码器 B、数据比

16、较器 C、数据选择器34以下电路中，不属于组合规律电路的是( C )A、译码器 B、全加器 C、存放器 D、编码器35.由与非门构成的根本RS锁存器，当时，那么有 B 。 A、Q=1 B、Q=0 C、36.由或非门构成的根本RS锁存器，当R=1,S=0时，那么有 A 。 A、 Q=0 B、Q=1 C、37.D触发器的特性方程是 A 。A、 B、 C、38.JK触发器的特性方程是 C 。A、 B、 C、39.正边沿D触发器，在时钟脉冲CP正边沿到来前D=1，而CP正边沿后D变为0，那么CP正边沿后触发器的状态为 B 。A、Q=0 B、Q=1 C、40.欲使边沿D触发器变成T触发器，那么只要使(

17、C )。A、D= B、D=T C、D=T D、D=T41.一个T触发器，在T=1时，加上有效时钟脉冲，那么触发器 D 。A、保持原态 B、置0 C、置1 D、翻转42.构成时序规律电路的单元电路是 C 。A、门电路 B、触发器 C、门电路和触发器 43.同步时序电路和异步时序电路比较，其差异在于后者 B 。A、没有触发器 B、没有统一的时钟脉冲把握C、没有稳定状态 D、输出只与内部状态有关44.通常存放器应具有的功能为 C 。A、存数和取数 B、清零和置数 C、AB两者皆有45.通常集成计数器芯片具有的功能为 B 。A、存数和取数 B、清零、置数、累计CP的个数 C、两者皆有46.在移位存放器

18、中接受并行输出比串行输出 A 。A、快 B、慢 C、一样快 D、不确定47.用触发器设计一个24进制的计数器，至少需要( D )个触发器。A、3 B、4 C、6 D、548.无稳态电路是( D )。A、单稳触发器 B、移位存放器C、计数器 D、多谐振荡器49一个4位的二进制加计数器，由0000状态开头，经过25个时钟脉冲后，此计数器的状态为( C )A、1100 B、1000 C、1001 D、101050想将一组并行输入的数据转换成串行输出，可选用的电路为 A A、移位存放器 B、计数器 C、数据比较器51一个5位地址码、8位输出的ROM，其存储单元的个数( D )A、48 B、64 C、4

19、0 D、25652.信息可随时写入或读出，断电后信息马上全部消逝的存储器是 B 。 A、ROM B、RAM C、PROM D、EPROM53.只能读出不能写入，但信息永久保存的存储器是 A 。 A、ROM B、RAM C、EPROM D、EEPROM54.有6条地址线和8条数据线的存储器的存储容量是 A 。A、26 ×8 B、6×8 C、68×1 D、6×2855.555定时器的输出状态有B 。 A、高祖状态 B、0和1状态 C、二者皆有56.多谐振荡电路能产生 B 。A、单一频率的正弦波 B、矩形波 C、两者皆有57.555定时器构成的多谐振荡电路输出

20、波形的占空比的大小取决于 A 。A、充放电电阻R1和R2 B、定时电容C C、前两者58.555定时器构成的多谐振荡电路的输出脉冲频率f的适用范围一般是 A 。A、0.1300kHz B、10-610-2Hz C、106109 Hz59.石英晶体构成的多谐振荡电路的振荡频率f取决于 A 。 A、石英晶体固有振荡频率 B、耦合电容 C、两者共同60能起定时作用的电路是( B )A、施密特触发器 B、单稳态触发器 C、多谐振荡器 D、译码器61DAC的转换精度打算于 C 。A、区分率 B、转换误差 C、区分率和转换误差62.n位DAC的区分率可表示为 A 。A、 B、 C、63某8位D/A转换器当

21、输入全为1时，输出电压为5.1V，当输入D=000000102时，输出电压为( B )A、0.02V B、0.04V C、0.08V D、0.68V三、推断题 × 1.一般TTL与非门的输出端允许直接相连，实现线与。ABVCCF& × 2. 图示所示电路的输出 × 3.规律变量的取值，比大。 × 4.三态门的三种状态分别为：高电平、低电平、不高不低的电压。 × 5.图示所示电路的输出ABF1& × 6.假设两个函数具有不同的规律函数式，那么两个规律函数必定不相等。 × 7.因为规律式A+(A+B)=B+(A+

22、B)是成立的，所以等式两边同时减去(A+B)，得A=B也是成立的。 8.图示所示电路的输出ABVCCF1 × 9.因为规律式A+AB=A,所以B=1；又因A+AB=A，假设两边同时减去A，那么得AB=0。 10.BCD码是用四位二进制码来表示每一位十进制数的二-十进制码。 11.时序规律电路的输出状态与前一刻电路的输出状态有关，还与电路当前的输入变量组合有关。 × 12.同步时序规律电路中的无效状态是由于状态表没有到达最简所造成的。 13.利用反响归零法获得N进制计数器时，假设为异步置零方式，那么清零的状态只是短暂的过渡状态，不能稳定而是马上变为0状态。 14.RAM掉电后

23、数据易丧失，而ROM掉电后仍能保持数据。 15.D/A转换器的位数越多，能够区分的最小输出电压变化量就越小。四、化简1、用代数法化简以下各式。1=A+C2= B3=12、用卡诺图法化简以下各式。1Y(A,B,C,D)= m(0,2,4,5,6,8,9)+ d(10,11,12,13,14,15)23五、分析设计题1.分析以下图所示电路的规律功能。全加器ABCDF1 F2 F3 F4 F5 F6 R F7& & VCC2.请依据题图和题表， 完成以下要求：1按表1栏的要求, 图中完善F1F5的规律符号，并按图中的规律符号将F6F7的名称填入表1栏中相应位置；2在表2栏中填入各输出

24、端的规律表达式；ABCDF1 F2 F3 F4 F5 F6 R F7& && ³1 =1 =1³1&VCC3假设ABCD = 1001，将各输出值填入表3栏中。 F1 F2 F3 F4 F5 F6 F7 1与非门或非门异或门同或门与或非门 2 3解： F1 F2 F3 F4 F5 F6 F7 1与非门或非门异或门同或门与或非门OC或OD三态门 2A=0时F7=高阻态A=1时 310100003.用四选一数据选择器74LS153设计一个3变量的多数表决电路。1/2 74LS153D3 D2 D1D0 A1 A0 ST1 C A B解：ABCY0

25、0000010010001111000101111011111 74LS153的表达式： 1/2 74LS153D3 D2 D1D0 A1 A0 ST1 C A B将A1=A，A0=B，比较二式得：D0=0，D3=1，D1=D2=C4.用集成二进制译码器74LS138和与非门构成全加器。Y0 Y1 Y2 Y3 Y4 Y5 Y6 Y7A0 A1 A2 STB STC STA74LS138解：AiBiCi-1SiCi0000000110010100110110010101011100111111Ai=A2 Bi=A1 Ci-1=A0Y0 Y1 Y2 Y3 Y4 Y5 Y6 Y7A0 A1 A2 S

26、TB STC STA& &1Ci-1 Bi AiSi CiSi=m1+m2+m4+m7Ci=m3+m5+m6+m75负边沿JK触发器，J、K、CP波形如下图。1)画出其触发器规律符号。2)写出其触发器的特征方程。3)填全下面触发器的功能真值表。输 入现态次态功能说明J KQnQn+10 00 00101保持0 10 10100置01 01 00111置11 11 10110翻转4)依据CP、J、K波形，画出Q波形。Q的初始状态为0CPJKQ6.四位二进制加计数器CT161(74LS161)的功能表和引脚简图如下图；请用反响清零法设计一个按自然二进制计数规律计数的九进制加法计数器

27、，绘出电路及状态转换图解：74LS161因异步清零，故利用1001状态清零，即与非产生清零信号。引脚(高电平)；引脚任意，通常接0低电平。00000001001000110100010101100111100010101011110011011110111110017.请画出题图电路的Q0、Q1的输出波形，假设初始状态皆为0。CPAQ0Q11CPA1JC11K1JC11KQ0 Q11解：CPAQ0Q18.电路及输入波形如下图，其中FF1是D时钟触发器，FF2是维持-堵塞D触发器，依据CP和D的输入波形画出Q1和Q2的输出波形。设触发器的初始状态均为0。9.分析图示电路，写出Z1、Z2的规律表达

28、式，列出真值表，说明电路的规律功能。 全加器，Z1本位和，Z2进位10.接受异步清0法，将两片集成计数器74LS161构成60进制计数器，画出接线图。11.试利用负边沿JK触发器设计一个异步八进制减法计数器。CpCPJKQQ11CPJKQQ11CPJKQQ11Q0Q1Q212.某同步计数器如图1要求写出鼓励方程，状态方程、输出方程。2写出状态转换真值表。3画出状态转换图。4推断几进制计数器，有无自启动功能。解：鼓励方程： 状态方程： 输出方程： 状态转换真值表：Q2nQ1nX=0X=1Q2n+1Q1n+1ZQ2n+1Q1n+1Z00000010010101001010011011110001状

29、态转换图：结论：X=1时，四进制递增计数器，Z进位输出；X=0时，停止计数 有自启动功能13.用同步四位二进制计数器74161构成初始状态为0100然后按二进制自然计数规律递增的九进制计数器。画出状态转换图和连线图。P=T=1，D3D2D1D0=0100，Q3Q2与非接, 14.时序电路如下图，三个触发器的K端状态均为“1试分析其功能设初态Q2Q1Q0=011。1写出电路的驱动方程、状态方程；2列出状态转换表；3画出状态图；4分析规律功能；5检查能否自启动。解：驱动方程： 状态方程： 状态转换表：011100100000000001001010010011101010110010111000状

30、态转换图：000001010011100101110111异步五进制加计数器，有自启动功能15.图为用555定时器构成的多谐振荡器，其中555定时器的功能表如下所示，试画出VC、VO的波形。设初始时刻VC=0。555功能表输 入输 出RDVi1Vi2VOTD0XX低导通12VCC/3VCC/3低导通12VCC/3VCC/3不变不变12VCC/3VCC/3高截止12VCC/3VCC/3高截止解：16.如图a所示的施密特触发器电路中，R1=10K，R2=30K。G1和G2为CMOS反相器，设其阈值电压VTH=VDD/2，VDD=15V。试计算电路的正向阈值电压VT+、负向阈值电压VT-和回差电压V

31、T。假设将图(b)给出的电压信号加到图(a)电路的输入端，试画出输出电压的波形。解： 据叠加原理： 当V较低， 时，G1门截止，G2门导通， 。随着V的增大， 增大，当增大到 时，G1门导通，G2门截止，此临界状态对应的输入V值称为正向阈值电压VT+ 。因此， ，即 当V较大， 时，G1门导通，G2门截止， 。随着V的减小， 减小，当减小到 时，G1门截止，G2门导通，此临界状态对应的输入V值称为负向阈值电压VT- 。因此， ，即VT+=10,VT-=5, VT=10-5=5.同相输出施密特触发器17.555电路如以下图所示进行连接,请说出电路的名称,并画出c和o波形，计算输出信号的脉宽。解：非重复触发的单稳态触发器。这种电路要求输入负的窄脉冲触发信号加在2脚，在暂稳态过程结束前该负脉冲必需恢复为1态 输出信号脉宽=1.1RC18.倒T形电阻网络DAC中的反响电阻RF=R,VREF=10V,当数字量仅最低位为1时，试分别求出4位和8位DAC的输出电压。4位： 8位：六、设计题DCBAY000000001100101001100100101010011000111110001100101010×1011×1100×1101×1110×1111×BADC0001111000 010101101011×&#