DDS频率发生器设计方案

1、DDS信号发生器设计方案 杨海 01121221 饶童 01121222 刘月 01121223 2016年1月5日DDS信号发生器设计方案一、技术要求1）产生10KHZ-15KH的正弦波 、三角波信号2）频率字M按键输入，每次增量13）二阶有源低通滤波器 ，输出信号直流为0，峰峰值6V，波形没有明显失真2、 实验器材： 主芯片 EMP240T100C5（板载16MHz时钟） 特性：Altera MAX II系列 CPLD、300Mhz主频、240个逻辑单元、5ns延时、Jtag下载、3.3V IO电压、TQFP封装、100个管脚。内置8K的E2ROM和5.6M时钟。三、开发环境：Altera

2、提供的Quartus软件、原理图或VHDL编程四、项目意义 随着现代电子技术的发展,在通讯、雷达、宇航、电视广播、遥控遥测和电子测量等使用领域,对信号源的频率稳定度、频谱纯度、范围和输出频率提出了越来越高的要求。为了提高频率稳定度,经常采用晶体振荡器等方法来解决,但已不能满足众多应用场合的要求,许多应用领域对信号频率的稳定性要求越来越高,而且不仅需要单一的固定频率,还需要多点频率。为了解决这个问题,于是产生了频率合成技术。最早的相干合成法是直接频率合成。直接频率合成是利用混频、倍频、分频的方法由参考源频率经过加、减、乘、除运算直接组合出所要需频率的方法。不过,直接合成也可以用多个基准源通过上述

3、方式得到所需的频率。这种方法由于频率切变速度快,相噪低使之在频率合成领域占有重要地位,但因直接式频率合成器杂散多,体积大,研究复杂,成本也令人不可接受。随着数字信号理论和超大规模集成电路比的发展,在频率合成领域诞生了一种革命性的技术,那就是上世纪七十年代出现的直接数字频率合成DDS,它的出现标志着频率合成技术迈进了第三代。与传统的频率合成相比,DDS技术具有如下优点：1 频率切换时间短2 频率分辨率高3 相位变化连续4 输出波形灵活5 具有低相位噪声和低漂移6 易集成、易于调整当然DDS技术也有局限性,主要表现在:(1) 输出频带范围有限由于DDS内部和波形存储器（ROM）的工作速度限制,使得

4、DDS输出的最高频率有限,目前市场上采用CMOS、TTL、ECL工艺制作的DDS芯片,工作频率一般在几十MHz至400MHz左右。采用GaAs工艺的DDS芯片工作频率可达2GHz左右。(2) 输出杂散大由于是全数字结构,不可避免地引入了杂散。其来源主要有三个：相位累加器相位舍位误差造成的杂散、幅度量化误差（由存储器有限字长引起）造成的杂散和DAC非理想特性造成的杂散。杂散是DDS本身固有和缺点,且随着输出带宽的扩展,杂散将越来越明显地成为限制DDS发展的重要因素。五、实现方案1. 采用高性能的DDS单片机电路解决方案随着DDS技术和VLSI的不断发展,DDS式频率合成器单片化在九十年代就已经完

5、成。由于DDS芯片性能日趋完善,需求量激增,促成了许多DDS芯片生产厂家的出现,如美国的Sciteq公司、AD公司、Qualcomm公司、StandfordTelecom公司、Harris公司及Synegy公司,法国的Omerga公司和Dassult公司等,它们推出了许多性能优越的DDS芯片,为电路设计者提供了多种选择。其中AD公司的DDS系列产品以其较高的性价比,目前取得了极为广泛的应用。由于DDS专用芯片高度集成化,无需或仅需极少的外接元件支持，便于实现全数字控制化,使用起来非常方便。2. 自行设计基于可编程器件的解决方案DDS技术的实现依赖于高速、高性能的数字器件。可编程逻辑器件以其速度

6、高、规模大、可编程,以及有强大的EDA软件支持等特性,十分适合实现DDS系统的数字部分。在高可靠应用领域,如果设计得当,将不会存在类似MCU的复位不可靠等问题。而且由于它的高集成度,完全可以将整个系统下载于同一芯片中,实现所谓的片上系统,从而大大缩小产品的体积,提高系统的可靠性。另外可编程逻辑器件的开发一般都是利用先进的EDA工具进行电子系统设计和产品开发。开发工具的通用性、设计语言的标准化以及设计过程几乎与所用器件硬件结构无关联,使得设计成功的各类逻辑功能软件具有良好的兼容性和可移植性，它几乎可用于任何型号和规模的可编程逻辑器件中,从而使产品的设计效率大幅度提高。本文将使用基于可编程逻辑单元

7、主芯片 EMP240T100C5的解决方案四、基于FPGA的DDS信号源实现4.1 DDS基本结构本设计中采用的频率字为32位,即M=32,ROM为256*8位,故的地址线宽M=8,输出数据线宽L=8。由于ROM的地址线为8位（28=256）,而相位累加器的输出为32位,为了保证它们之间的对应,我们将相位累加器的高8位与ROM的地址线相连。这样存在多个相位地址对应同一个ROM地址的情况,如果把相位累加器输出的所有位数全部用来查询ROM,那ROM的容量会非常的大,如此巨大的ROM表容量在实际工作中难以实现。因此,常使用相位地址高位来寻址,舍去低位的相位截断方法。当然,这种方法会引入一定的噪声,但

8、对于节省的资源来说,这种方法还是值得的。4.2 同步寄存器系统中有两个地方需要用于同步寄存器,均为位输入及输出,其VHDL代码为：该寄存器有一个时钟输入,在时钟信号的上升沿读入输入端口的数据,其它状态下保持输出端口的数据。4.3 加法器该加法器实现两路32位信号的相加,输出也为32位,高于32位的部分溢出,其VHDL代码为：可以看出,该加法器为有两个位的输入端口a和b以及一个32位的输出端口s。4.4 波形存储器为了实现波形存储器模块,首先需要得到内的波形数据文件,即Memory Initialization File(.mif),它的文件格式如下: 知道了格式,我们就可以自己编辑需要的mif

9、文件了,对于储存单元较多的ROM,手工编写比较麻烦,可以借助Matlab数学工具,先在Matlab里生成正弦信号的采样点数据表格,还需要自己添加程序,下面举例说明。先编写一段m文件程序,这里以产生0一2范围内正弦波幅度值为例。即在0一2的周期范围内采样256个点,每个点的值用8位二进制数表示。在matlab里编写的文件,保存的文件名为rom_data.mif但是这样的数据表格在Quartus II软件里还不能直接调用,需要我们自己手动修改,按前面的格式介绍,在最前面加上数据类型申明,如下:之后,在结尾处还要加上至此,我们就得到了所需要的.mif文件。但这仅仅是ROM的数据文件,还需要编写一个文件来加载该波形数据。这里我也可以调用Quarter II的宏功能模块LPM_ROM。合并上面介绍的仅仅是DSS基本结构框图中的几个基本部