微电子与集成电路设计8

1、 CMOS逻辑电路 数字电路可以分成组合逻辑电路和时序逻数字电路可以分成组合逻辑电路和时序逻辑电路两大类。辑电路两大类。 对于组合逻辑电路，在任意给定时刻的输对于组合逻辑电路，在任意给定时刻的输出值仅与该时刻的输入值有关，与输入的出值仅与该时刻的输入值有关，与输入的历史或以前的工作状态无关。编码器、译历史或以前的工作状态无关。编码器、译码器、比较器、全加器、选通开关和只读码器、比较器、全加器、选通开关和只读存储器等电路都属于组合逻辑电路。存储器等电路都属于组合逻辑电路。 对于时序逻辑电路，在任意给定时刻的对于时序逻辑电路，在任意给定时刻的输出值不仅与该时刻的输入值有关，而输出值不仅与该时刻的输

2、入值有关，而且与输入的历史或以前电路的工作状态且与输入的历史或以前电路的工作状态有关。有关。 计数器、寄存器和随机访问存储器等都计数器、寄存器和随机访问存储器等都是时序逻辑电路。是时序逻辑电路。 无论何种逻辑电路，都可以由简单的逻无论何种逻辑电路，都可以由简单的逻辑门电路组成。辑门电路组成。 CMOS逻辑电路 31. PUP由由PMOS管组成，管组成，PDN由由NMOS管组成管组成2. PMOS管数与管数与NMOS管数及输入端数管数及输入端数都相同都相同（为（为1时即是反相器）时即是反相器）3.所有输入都同时分配到所有输入都同时分配到PUP和和PDN中中 5.稳定状态时稳定状态时PUP和和PD

3、N只有一个导通只有一个导通6.输出高电平为输出高电平为VDD，输出低电平为，输出低电平为VSS 7. 理想静态功耗为零理想静态功耗为零 FVDDNMOSPDNIn1InNPMOSPUPIn1InNVSS8. 单级门完成的功能都是反相的单级门完成的功能都是反相的 4. PUP和和PDN网络互为对偶网络互为对偶标准标准CMOS静态基本门电路结构静态基本门电路结构4标准CMOS静态基本门电路结构1. 与非门（nand） (1)电路结构示例VDDABFnand4CDFABnand3CVDDABFnand2VDDPDN中的中的NMOS管管是单一的是单一的串联串联关系关系PUP中的中的PMOS管管是单一的

4、是单一的并联并联关系关系 5FABnand3CVDDPUP(W/L)P2(W/L)p3(W/L)p标准标准CMOS静态基本门电路结构静态基本门电路结构1. 与非门（与非门（nand） (2) PUP等效分析示例等效分析示例PUP导通时，随导通时，随着导通着导通PMOS管管个数的增加，等个数的增加，等效效PMOS管的宽管的宽长比加大。长比加大。6PDN导通时，等效导通时，等效NMOS管的宽长比管的宽长比减小减小(与端数有关与端数有关)FABnand3CVDDPDN(W/L)N/3标准标准CMOS静态基本门电路结构静态基本门电路结构1. 与非门（与非门（nand） (3) PDN等效分析示例等效分

5、析示例7上升时间上升时间trPMOS管有导通的，输出电平就管有导通的，输出电平就会上升。上升时间会上升。上升时间tr随着随着PMOS管同时导通个数的增加而减小。管同时导通个数的增加而减小。与非门输入端数过多将会严重增加下降与非门输入端数过多将会严重增加下降时间时间tf，适合要求上升速度快的电路。，适合要求上升速度快的电路。FABnand3CVDD下降时间下降时间tfNMOS管全导通输出电平才会下管全导通输出电平才会下降。下降时间降。下降时间tf随着输入端数的随着输入端数的增加而增大。增加而增大。标准标准CMOS静态基本门电路结构静态基本门电路结构1. 与非门（与非门（nand） (4) 特性分

6、析示例特性分析示例8转折电压转折电压VTHFABnand3CVDD设：设： o = N P= N(W/L)N P(W/L)P则：则： 1 = o/3 2 = o/6 3 = o/9VTH逐渐靠近逐渐靠近VDD，高，高电平噪声容限下降。电平噪声容限下降。与非门输入端数过多将会严重影与非门输入端数过多将会严重影响噪声容限响噪声容限(VTH)VDD0VOViVDD o 3标准标准CMOS静态基本门电路结构静态基本门电路结构1. 与非门（与非门（nand） (4) 特性分析示例特性分析示例 若若NAND2,NAND2,VTn=|VTP|，要求两输入同时变要求两输入同时变化时化时VTH=VDD2时，可得

7、到时，可得到n4p 在工艺条件固定时，在工艺条件固定时，完全由器件版图尺完全由器件版图尺寸宽长比所确定。因此寸宽长比所确定。因此CMOS与非门中与非门中n与与p间关系确定就意味着相应版图结构中两种间关系确定就意味着相应版图结构中两种管子几何尺寸关系被确定。管子几何尺寸关系被确定。 在讨论在讨论CMOS倒相器时曾指出，倒相器时曾指出，电气特性电气特性对称时将导致版图几何尺寸不对称；几何尺对称时将导致版图几何尺寸不对称；几何尺寸对称时其电气特性亦不对称。寸对称时其电气特性亦不对称。 需要说明，需要说明，N N输入与非门要求输入与非门要求N N支支MOSMOS管串管串联工作，这使得器件的宽长比联工作

8、，这使得器件的宽长比W/LW/L减小了减小了N N倍，同时衬底效应也随之增大。在各个倍，同时衬底效应也随之增大。在各个输入电平不同组合时逻辑阈值的差别也输入电平不同组合时逻辑阈值的差别也更为显著。因此在实际设计中，输入端更为显著。因此在实际设计中，输入端一般不超过四个，多输入端应用时可通一般不超过四个，多输入端应用时可通过逻辑转换来实现。过逻辑转换来实现。 11标准CMOS静态基本门电路结构2. 或非门（nor） (1)电路结构示例VDDCBFnor4ADVDDABF Fnor2VDDCBFnor3APDN中的中的NMOS管管是单一的是单一的并联并联关系关系PUP中的中的PMOS管管是单一的是

9、单一的串联串联关系关系 12PUP导通时，等效导通时，等效PMOS管的宽长比管的宽长比减小减小(与端数有关与端数有关)PUP(W/L)P/3VDDCBFnor3A标准标准CMOS静态基本门电路结构静态基本门电路结构2. 或非门（或非门（nor） (2) PUP等效分析示例等效分析示例13PDN(W/L)N2(W/L)N3(W/L)NVDDCBFnor3A标准标准CMOS静态基本门电路结构静态基本门电路结构2. 或非门（或非门（nor） (3) PDN等效分析示例等效分析示例PDN导通时，随着导通导通时，随着导通NMOS管管个数的增加，等效个数的增加，等效NMOS管的宽管的宽长比加大。长比加大。

10、14下降时间下降时间 tfNMOS管有导通的，输出电平就管有导通的，输出电平就会下降。下降时间会下降。下降时间tf随着随着NMOS管同时导通个数的增加而减小。管同时导通个数的增加而减小。或非门输入端数过多将会严重增加上升或非门输入端数过多将会严重增加上升时间时间tr，适合要求下降速度快的电路。，适合要求下降速度快的电路。上升时间上升时间 trPMOS管全导通，输出电平才会管全导通，输出电平才会上升。上升时间上升。上升时间tr随着输入端数随着输入端数的增加而增大。的增加而增大。VDDCBFnor3A标准标准CMOS静态基本门电路结构静态基本门电路结构2. 或非门（或非门（nor） (4) 特性分

11、析示例特性分析示例15转折电压转折电压VTH设：设： o = N P= N(W/L)N P(W/L)P则：则： 1 = 3 o 2 = 6 o 3 = 9 oVTH逐渐远离逐渐远离VDD，低电平噪声容限下降。低电平噪声容限下降。或非门输入端数过多将会严重影或非门输入端数过多将会严重影响噪声容限响噪声容限(VTH)VDDCBFnor3AVDD0VOViVDD o 3 标准标准CMOS静态基本门电路结构静态基本门电路结构2. 或非门（或非门（nor） (4) 特性分析示例特性分析示例 若若NOR2,NOR2,VTN=|VTP|，且要求两输入同时且要求两输入同时变化时变化时VTH=VDD2时，则时，

12、则NP =？CMOS倒相器设计 通常在设计倒相器时，要求输出波形对称，也就是通常在设计倒相器时，要求输出波形对称，也就是上上升时间升时间=下降时间下降时间，因为是在同一工艺条件下加工，所有，因为是在同一工艺条件下加工，所有MOS管的栅氧化层的厚度相同，如果管的栅氧化层的厚度相同，如果NMOS和和PMOS的阈的阈值电压数值相等，则要求值电压数值相等，则要求 得到如下结论：得到如下结论： 由此可以得到一个在这种条件下的简便计算方法：由此可以得到一个在这种条件下的简便计算方法：只只要计算上升时间（下降时间），并由此计算得到要计算上升时间（下降时间），并由此计算得到PMOS（NMOS）管的宽长比，将此

13、值除（乘）迁移率比就是）管的宽长比，将此值除（乘）迁移率比就是NMOS管（管（PMOS）管的宽长比。）管的宽长比。NPp pn nN NP PL LW WL LW WCMOS倒相器设计 当输出信号的幅度变化只能从当输出信号的幅度变化只能从0.1Vdd到到0.9Vdd时，则输出信号的周期就为上升与下降时间之和，时，则输出信号的周期就为上升与下降时间之和，且信号成为锯齿波，这时所对应的信号频率被认为且信号成为锯齿波，这时所对应的信号频率被认为是是倒相器的最高工作频率倒相器的最高工作频率。 等效倒相器设计方法RR/3R/3R/3电阻比电阻比=宽长比之倒比宽长比之倒比Y3 Y1（ W/L=Y）等效倒相

14、器中晶体管电阻VDD上拉PMOS串联下拉NMOS串联R3R？ 为保证在任何情况下，由电阻网络和负载电容所决定的为保证在任何情况下，由电阻网络和负载电容所决定的充放电时间，充放电时间，均满足由性能指标所决定的上升、下降时间均满足由性能指标所决定的上升、下降时间要求要求，所以，要按照最坏情况进行设计，即单支路导通情，所以，要按照最坏情况进行设计，即单支路导通情况。况。RRR 因此，各并联因此，各并联MOS管应和等效倒相器对应晶体管宽长管应和等效倒相器对应晶体管宽长比相同。比相同。同样有上拉和下拉两种情况，对应并联同样有上拉和下拉两种情况，对应并联PMOS和并联和并联NMOS等效倒相器设计方法等效倒

15、相器中（W/L） =X；（W/L） =YNP2X2X1X1X1Y1Y2Y2Y简单计算方法X XY Yp pn n等效倒相器设计方法将与非门中的N个串联NMOS管等效为倒相器中的NMOS管，将N个并联的PMOS管等效为倒相器中的PMOS管。根据频率要求和有关参数计算等效倒相器NMOS和PMOS的宽长比。NMOS管为串联结构，为保持下降时间不变，各NMOS管的等效电阻必须缩小N倍，即它们的宽长比必须是倒相器中NMOS管宽长比的N倍。为保证在只有一个PMOS晶体管导通的情况下，仍能获得所需的上升时间，要求各PMOS管的宽长比与倒相器中PMOS管相同。与非门设计方法（或非门类似）：与非门设计方法（或非

16、门类似）：等效倒相器设计方法3Y3Y3Y1X1X1X1Y1Y1Y3X3X3XAOI逻辑门和OAI逻辑门 AOI逻辑门逻辑门(And Or Inverter) 是与或非门，是与或非门， OAI逻辑门逻辑门(Or And Inverter)是或与非门，是或与非门，是一种十分有用的逻辑设计单元。是一种十分有用的逻辑设计单元。两种结构的电路都具有所用晶体管数少，两种结构的电路都具有所用晶体管数少，电路工作速度较高的特点。电路工作速度较高的特点。 AOI逻辑门若用两个与非门、两个倒相器和一个或非门来实现，需若用两个与非门、两个倒相器和一个或非门来实现，需要用？支晶体管。要用？支晶体管。所用晶体管数少所用

17、晶体管数少或门和与非门实现的OAI门 一种非对一种非对称结构的称结构的AOI门门 28标准CMOS静态复合门结构特点 PDN中的中的NMOS管和管和PUP中的中的PMOS管都串联和并联的组合关系，管都串联和并联的组合关系，而且它们是串并联对偶网络关系。而且它们是串并联对偶网络关系。 复合逻辑单级门的复合逻辑单级门的PDN和和PUP中中的器件都有串联关系，因而上升时间的器件都有串联关系，因而上升时间和下降时间都会加大。和下降时间都会加大。 复合逻辑单级门完成多级逻辑运复合逻辑单级门完成多级逻辑运算功能，组成较复杂逻辑比较灵活，算功能，组成较复杂逻辑比较灵活，有利于减少组成集成电路的门的级数，有利

18、于减少组成集成电路的门的级数，又有利于减小电路整体延迟。又有利于减小电路整体延迟。 VDDNMOSPDNIn1InNPMOSPUPIn1InNVSS CMOS传输门 CMOS传输门也是CMOS集成电路中的一种基本单元电路，其电路结构与电路图符号如图所示。 在电路设计中，在电路设计中，CMOSCMOS传输门最基本的用途传输门最基本的用途是作为双向开关：导通电阻不超过数百欧是作为双向开关：导通电阻不超过数百欧姆；截止电阻却可达千兆欧姆以上。这时姆；截止电阻却可达千兆欧姆以上。这时传输信号的损失很小，是一种很好的无触传输信号的损失很小，是一种很好的无触点开关。点开关。 在讨论在讨论CMOSCMOS传

19、输门的特性前，我们先讨论传输门的特性前，我们先讨论NMOSNMOS及及PMOSPMOS单管作为传输门的特点。单管作为传输门的特点。 CMOS传输门 NMOS 传输门设设CoutCout的初始电压为零，的初始电压为零，晶体管的栅压晶体管的栅压V VC C=V=VDDDD使传使传输门导通，输门导通，t=t0t=t0时输入端时输入端出现一个幅度为出现一个幅度为V VDDDD的阶的阶跃跃。 根据电流的流通方向，我根据电流的流通方向，我们认定们认定NMOSNMOS管与输入端相管与输入端相连的电极是漏极，与输出连的电极是漏极，与输出端相连的是源极。端相连的是源极。 对于对于NMOSNMOS管有管有: :

20、VDSn=VIN-Vout =VDD-Vout VGSn=VDD-Vout=VDSn因此因此NMOS管在输入阶跃电压一出现就导通并处于管在输入阶跃电压一出现就导通并处于饱饱和工作和工作状态。状态。在输出电压上升到：在输出电压上升到：V Voutout=V=VDDDD-V-VTnTn 时，时，V VGSnGSn降至它的阈降至它的阈值电压值电压V VTnTn而达到而达到截止状态截止状态。输出电压值为：。输出电压值为： V VOUTOUT=V=VDDDD-V-VTNTN ，而不是而不是V VDDDD 。NMOS单管传输门对于高电平的输送有损耗。单管传输门对于高电平的输送有损耗。再设再设Cout的初始

21、电压为高电的初始电压为高电平（假设为平（假设为V VDD) )，晶体管的晶体管的栅压栅压V VC C=V=VDDDD使传输门导通，使传输门导通，t=t1时输入端出现一个幅度时输入端出现一个幅度由由VDDDD到到0V的阶跃的阶跃。 根据电流的流通方向，我们认定根据电流的流通方向，我们认定NMOSNMOS管与输入端相连的电极管与输入端相连的电极是源极，与输出端相连的是漏极。是源极，与输出端相连的是漏极。对于对于NMOSNMOS管有管有: : V VDSnDSn=V=Voutout-V-VIN IN =V=VDDDD V VGSnGSn=V=VDDDD-V-VININ=V=VDD DD = = V

22、VDSnDSn因此因此NMOSNMOS管处于管处于饱和工作状态饱和工作状态。当当V Voutout下降到下降到V VDDDD-V-VTnTn后转入后转入非饱和状态非饱和状态, ,并维持此状态直到输并维持此状态直到输出电压出电压 V Vout out =0V=0V。NMOSNMOS单管传输门对于低电平的输送无损耗。单管传输门对于低电平的输送无损耗。PMOS 传输门PMOS PMOS 传输门与传输门与NMOS NMOS 传输门的特性是对称传输门的特性是对称的：的：PMOSPMOS单管传输门对于单管传输门对于高电平的输送无损耗。高电平的输送无损耗。PMOSPMOS单管传输门对于单管传输门对于低电平的

23、输送有损耗。低电平的输送有损耗。为什么上拉网络用为什么上拉网络用PMOS管而下管而下拉网络用拉网络用NMOS管？管？CMOS传输门特性分析设设CoutCout的初始电压为零，晶体管的栅压使传输门导的初始电压为零，晶体管的栅压使传输门导通，通，t=t0t=t0时输入端出现一个幅度为时输入端出现一个幅度为V VDDDD的阶跃。的阶跃。 对于对于NMOSNMOS管在输入阶跃电压一出现就导通并处于饱管在输入阶跃电压一出现就导通并处于饱和工作状态。在输出电压上升到：和工作状态。在输出电压上升到： V Voutout=V=VDDDD-V-VTn Tn 时时V VGSnGSn降至它的阈值电压降至它的阈值电压

24、V VTnTn而达到截止状态。而达到截止状态。对于对于PMOSPMOS管栅源电压在输入阶跃电压到来后一直保管栅源电压在输入阶跃电压到来后一直保持不变。开始时晶体管处于饱和状态，当输出电压持不变。开始时晶体管处于饱和状态，当输出电压增大到增大到| |V VTpTp| |后，晶体管输入非饱和状态，输出电压后，晶体管输入非饱和状态，输出电压一直可增大至一直可增大至V VDDDD。 CMOS传输门在输入阶跃电压作用下传输门在输入阶跃电压作用下NMOS管和管和PMOS管的工作状态管的工作状态 CMOS传输门等效电阻与输出电压之间的关系曲线传输门等效电阻与输出电压之间的关系曲线 由传输门构成的双路混合器或二选一模拟开关由传输门构成的双路混合器或二选一模拟开关由于由于A A路和路和B B路传输门控制路传输门控制信号极性相反，因控制信信号极性相反，因控制信号不同而在输出端分别得号不同而在输出端分别得到到A A路或路或B B路信号。有：路信号。有： BSSAF由由CMOS传输门和倒相器构成的异或门如图所示传输门和倒相器构成的异或门如图所示 逻辑变量逻辑变量A同时也作为同时也作为传输门的控制信号。传输门的控制信号。TG1在在A为为“0”