电子技术（第2版）课件第8章集成触发器-修改

1、电子技术（第电子技术（第2 2版）版）课件第课件第8 8章集成触章集成触发器发器 8.1 基本基本RS触发器触发器 8.2 同步同步RS触发器触发器 8.3 主从主从JK触发器触发器 8.4 边沿边沿D触发器触发器 8.5 触发器的应用触发器的应用 8.6 实验实验 集成触发器逻辑功能测试集成触发器逻辑功能测试 8.7 本章小结本章小结 8.8 习题习题本章大纲本章大纲2特性方程 描述触发器逻辑功能的逻辑表达式称为特性方程，也叫做状态方程。 基本RS触发器的特性方程为： 约束条件： （即R、S不能同时为0）。表8-1基本RS触发器的状态真值表R SQnQn+1功 能 说 明0 00 001不稳

2、定状态0 10 10100置0（复位）1 01 00111置1（置位）1 11 10101保持原状态1nnQSRQ1RS3状态转换图 状态转换图表示触发器从一个状态变化到另一个状态或保持原状态不变时，对输入信号的要求。基本RS触发器的状态转换图如图8-2所示，其中符号表示该信号可以是1也可以是0。4波形图 波形图也叫时序图，触发器的功能也可以用输入输出波形图直观地表示出来。设基本RS触发器初始状态为0，输入R、S的波形图，由其逻辑功能，可画出输出Q、 的波形图如图8-3所示。图中虚线所示为考虑门电路的延迟时间的情况。Q 图8-2 基本RS触发器的状态转换图 图8-3 基本RS触发器输入输出波形

3、图 在实际应用中，数字系统往往会含有多个触发器，为了使系统协调工作，就希望对触发器进行一定的控制，使其按一定的节拍翻转。为此，人们给触发器加上一个时钟控制端CP，只有在CP端上出现时钟脉冲时，触发器的状态才能变化。具有时钟脉冲控制的触发器状态的改变与时钟脉冲同步，所以称为同步触发器。1电路结构8.2 同步同步RS触发器触发器 图8-4 同步RS触发器2逻辑功能 当CP=0时，控制门G3、G4关闭，都输出1。这时，不管R端和S端的信号如何变化，触发器的状态保持不变。 当CP=1时，G3、G4打开，R、S端的输入信号才能通过这两个门，使基本RS触发器的状态翻转，其输出状态由R、S端的输入信号决定。

4、同步RS触发器的逻辑功能见表8-2。表8-2同步RS触发器逻辑功能表R SQnQn+1功 能 说 明0 00 00101保持原状态0 10 10111输出状态与S状态相同1 01 00100输出状态与S状态相同1 11 101输出状态不稳定3特性方程 根据表8-2所示的逻辑功能，可得同步RS触发器的特性方程为： 约束条件：RS=04波形图 在一个时钟周期的整个高电平期间或整个低电平期间都能接收输入信号并改变状态的触发方式称为电平触发。由此引起的在一个时钟脉冲周期中，触发器发生多次翻转的现象叫做空翻。空翻是一种有害的现象，它使得时序电路不能按时钟节拍工作，从而造成系统的误动作。同步RS触发器的空

5、翻波形如图8-6所示。 造成空翻现象的原因是同步触发器结构的不完善，下面将讨论的几种无空翻的触发器，它们都是从结构上采取措施来克服空翻现象的。1nnQSRQ 图8-5 同步RS触发器的波形图 图8-6 同步RS触发器的空翻波形【例8-1】 试用或非门构成基本RS触发器。解：电路结构如图8-7所示，S仍然称为置1输入端，但为高电平有效，R仍然称为置0输入端，也为高电平有效。图8-7 或非门构成的基本RS触发器 RS触发器的特性方程中有一个约束条件SR=0，即在工作时，不允许输入信号R、S同时为1。这一约束条件使得RS触发器在使用时，有时感觉不方便。如何解决这个问题呢？我们注意到，触发器的两个输出

6、端Q、在正常工作时是互补的，即一个为1，另一个一定为0。因此，如果把这两个信号通过两根反馈线分别引到输入端，就一定有一个门被封锁，这时，就不怕输入信号同时为1了。这就是主从JK触发器的构成思路。 主从触发器由两级触发器构成，其中一级直接接收输入信号，称为主触发器；另一级接收主触发器的输出信号，称为从触发器。两级触发器的时钟信号互补，从而有效地克服了空翻现象。8.3 主从主从JK触发器触发器 1电路结构主从JK触发器的逻辑图和逻辑符号如图8-8所示。图8-8 主从JK触发器3特性方程 根据表8-3可得JK触发器的特性方程为：4状态转换图 主从JK触发器的状态转换图如图8-9所示。5主从JK触发器

7、存在的问题一次变化现象 设主从JK触发器初始状态为0，已知输入J、K的波形如图8-10所示，可画出输出Q的波形图。1nnnQJQKQ 图8-9 主从JK触发器的状态转换图 图8-10 主从JK触发器的一次变化波形 由此看出，主从JK触发器在CP=1期间，主触发器只变化（翻转）一次，这种现象称为一次变化现象。一次变化现象也是一种有害的现象，如果在CP=1期间，输入端出现干扰信号，就可能造成触发器的误动作。为了避免发生一次变化现象，在使用主从JK触发器时，要保证在CP=1期间，J、K保持状态不变。【例8-2】 设主从JK触发器的初始状态为0，已知输入J、K的波形图如图8-11所示，画出输出Q的波形

8、图。 图8-11 JK触发器的波形图 解： 在画主从触发器的波形图时，应注意以下两点。 （1）触发器的触发翻转发生在时钟脉冲的触发沿（这里是下降沿）。（2）在CP=1期间，如果输入信号的状态没有改变，判断触发器次态的依据就是时钟脉冲下降沿前一瞬间输入端的状态。 要解决JK触发器的一次变化问题，仍应从电路结构上入手，让触发器只接收CP触发沿到来前一瞬间的输入信号，这种触发器就是边沿触发器。 边沿触发器不仅将触发器的触发翻转控制在CP触发沿到来的一瞬间，而且将接收输入信号的时间也控制在CP触发沿到来的前一瞬间。因此，边沿触发器既没有空翻现象，也没有一次变化问题，从而大幅提高了触发器工作的可靠性和抗

9、干扰能力。1电路结构 图8-13（a）所示为同步D触发器。为了克服同步触发器的空翻现象，并具有边沿触发器的特性，在图8-13（a）电路的基础上引入三根反馈线L1、L2、L3，如图8-13（b）所示。8.4 边沿边沿D触发器触发器 2逻辑功能D触发器只有一个触发输入端D，因此逻辑关系非常简单，见表8-4。 图8-13 D触发器的逻辑图表8-4D触发器逻辑功能表DQnQn+1功 能 说 明001101010011输出状态与D状态相同 3特性方程 D触发器的特性方程为4状态转换图 D触发器的状态转换图如图8-14所示。 1nQD图8-14 D触发器的状态转换图 【例8-3】 边沿D触发器如图8-13

10、（b）所示，设初始状态为0，已知输入D的波形图如图8-15所示，画出输出Q值的波形。解：根据D触发器的功能表或特性方程可以画出输出Q值的波形图，如图8-16所示。 图8-15 输入D的波形 图8-16 输出Q值的波形 由于是边沿触发器，在画波形图时，应考虑以下两点。（1）触发器的触发翻转发生在时钟脉冲的触发沿（这里是上升沿）。（2）判断触发器次态的依据是时钟脉冲触发沿前一瞬间，这里是上升沿前一瞬间输入端的状态。 触发器广泛应用在计数、分频、产生不同节拍的脉冲信号等电路中。1基本RS触发器的应用消颤开关 一般的机械开关，在接通或断开过程中，由于受触点金属片弹性的影响，通常会产生一串脉动式的振动。

11、如果将它装在电路中，则相应会引起一串电脉冲，若不采取措施，将造成电路的误操作。利用简单的RS触发器，可以很方便地消除这种机械颤动而造成的不良后果。图8-19所示为由RS触发器构成的消颤开关电路及工作波形。2JK触发器在控制测量技术中的应用 JK触发器可以用作计数器、分频器、移位寄存器等。图8-20给出一个JK触发器构成的时序逻辑电路，这个电路可以产生1010的脉冲序列。8.5 触发器的应用触发器的应用 图8-19 消颤开关电路及工作波形图8-20 JK触发器构成的时序逻辑电路8.6 实验实验 集成触发器逻辑功能测试集成触发器逻辑功能测试 一一 实验目的实验目的1. 认识集成触发器器件，学习触发

12、器逻辑功能的测试方法；2.熟悉基本RS触发器的结构、逻辑功能和触发方式；3.熟悉JK触发器和D触发器的逻辑功能和触发方式。二 实验器材数字逻辑实验箱、双踪示波器、数字万用表、74LS00一片、SN74LS112四片、SN74L74一片、导线若干 三 实验原理图8-23 实验用元器件的引脚排列图 图8-21 与非门构成的基本RS触发器 图8-22 集成触发器的逻辑符号图1. 基本RS触发器的逻辑功能测试 按图8-21用与非门构成基本RS触发器，输入端R、S接逻辑开关，输出端Q、接电平指示器（发光二极管）。按表8-5的要求测试逻辑功能，观察并记录输出端Q的状态变化，总结基本RS触发器的逻辑功能。四

13、 实验步骤表8-5基本RS触发器的逻辑功能测试表四 实验步骤表8-5基本RS触发器的逻辑功能测试表输 入输 出RSQnQn+100010101100111012.集成双JK触发器SN74LS112的逻辑功能测试测试 、 的复位和置位功能；任取SN74LS112芯片中一组JK触发器， 、 、J、K端接逻辑开关，CP端接单次脉冲源，Q、 端接电平指示器，参照表8-6的要求改变 、 （J、K、CP处于任意状态），并在 =0（ =1）或 =1（ =0）作用期间任意改变J、K、CP的状态，观察Q、 的状态，记录实验结果到表8-6中。四 实验步骤DRDSDRDSQDRDSDRDSDRDSQ四 实验步骤表8

14、-6 JK触发器异步复位端和置位端的测试表CPJKQn+10110RDSD测试JK触发器的逻辑功能。 在 =1， =1的情况下，按表8-7要求改变J、K、CP状态，观察Q、 的状态变化，观察触发器状态更新是否发生在CP脉冲的下降沿（即10），记录到表8-7中。四 实验步骤DRDSQJKCPQn+1功 能 说 明Qn =0Qn =1000110010110100110110110表8-7JK触发器的逻辑功能测试表3.测试双D触发器SN74LS74的逻辑功能 测试 、 的复位和置位功能，测试方法同前； 测试D触发器的逻辑功能。 按表8-8的要求进行测试，并观察触发器状态更新是否发生在CP脉冲的上升

15、沿（即01）。记录并分析实验结果，判断是否与D触发器的工作原理一致。四 实验步骤表8-8D触发器的逻辑功能测试表DCPQn+1功 能 说 明Qn=0Qn=10011010110DRDS五 预习要求 1.复习基本RS触发器、JK触发器、D触发器的逻辑功能；2.熟悉触发器功能测试表格。六 实验报告 1.整理实验表格；2.总结触发器的功能和测试方法；3.总结触发器的性质。1.边沿触发与电平触发有什么不同？2.如何根据触发器的逻辑功能写出状态方程？七 思考题1. 一定不能忘记要接上集成电路芯片的电源线和地线；2.注意集成电路芯片的引脚排列；3.注意触发的方式。八 注意事项 时序逻辑电路在任何一个时刻的

16、输出状态不仅取决于当时的输入信号，还与电路的原状态有关，因此时序电路中必须含有具有记忆能力的存储器件，触发器是最常用的存储器件。触发器有两个基本性质：在一定条件下，触发器可维持在两种稳定状态（0或1状态）之一而保持不变；在一定的外加信号作用下，触发器可从一个稳定状态转变到另一个稳定状态。这就使得触发器能够记忆二进制信息0和1，因此常被用作二进制存储单元。触发器的逻辑功能是指触发器输出的次态与输出的现态及输入信号之间的逻辑关系。描写触发器逻辑功能的方法主要有状态真值表、特性方程、状态转换图和波形图等。根据逻辑功能的不同，触发器可分为：基本RS触发器（电平触发方式），同步触发器（脉冲触发方式），主从触发器（脉冲触发方式），边沿触发器（边沿触发方式）。8.7 本章小结本章小结同一电路结构的触发器可以做成不同的逻辑功能；同一逻辑功能的触发器可以用不同的电路结构来实现；不同结构的触发器具有不同的