半导体集成电路6章下章节讲课

1、半导体集成电路南京理工大学电光学院1章节课件第六章 cmos基本逻辑电路vcmos逻辑门电路vcmos传输门电路cmos传输门cmos传输门逻辑电路vcmos双稳态触发器rs触发器d触发器vcmos多米诺逻辑vcmos施密特触发器2章节课件cmos静态逻辑门的优缺点vcmos静态逻辑门的特点是输入信号加在栅极上，输出信号由漏极输出。v优点：逻辑简单明了，功耗低。v缺点：随着逻辑的复杂性增加，晶体管数目成倍增加，不利于集成，而且会导致较大的电路延迟。v所以需要传输门逻辑。3章节课件cmos传输门v输入信号可以从栅、源、漏极输入。v单纯的pmos或nmos传输门存在阈值电压损失，瞬态特性也不理想。

2、v将两者并联得到cmos传输门，可以弥补以上缺点。4章节课件逻辑门的设计nmos传输门传输门基本的传输门基本的传输门 为了恢复全振幅，输出端用反向器驱动。为了恢复全振幅，输出端用反向器驱动。电荷保电荷保持电路持电路（c：高电平）：高电平）5章节课件6章节课件逻辑门的设计7章节课件逻辑门的设计pmos传输门传输门基本的传输门基本的传输门通常在传输固定的高电平时用通常在传输固定的高电平时用（c：低电平）：低电平）8章节课件逻辑门的设计信号传输延迟时间信号传输延迟时间9章节课件逻辑门的设计cmos传输门传输门及符号及符号 高电平、低电平都可以正确传输高电平、低电平都可以正确传输但是、电路规模增大但是

3、、电路规模增大基本的传输门基本的传输门传输高电平时传输高电平时pmos工作，传输低电平时工作，传输低电平时nmos工作工作10章节课件cmos传输门的三种工作状态vn管导通区：当vgn-vinvtn,|vgp-vin|vtn,|vgp-vin|vtp|时，双管导通，cl继续被充电，使vout=vin。vp管导通区： vgn-vin|vtp|时，n管截止，而p管仍然导通，vin经过p管继续向cl充电，使vout=vin。11章节课件逻辑门的设计传输门逻传输门逻辑辑传输门逻辑电路传输门逻辑电路 输入信号可以从栅极、源极、漏极输入输入信号可以从栅极、源极、漏极输入 使用传输门构成传输门逻辑使用传输门

4、构成传输门逻辑12章节课件或门13章节课件通道选择电路14章节课件与非门和或非门15章节课件异或门和异或非门16章节课件vcmos逻辑门电路vcmos传输门电路cmos传输门传输门cmos传输门逻辑电路传输门逻辑电路vcmos双稳态触发器rs触发器触发器d触发器触发器vcmos多米诺逻辑vcmos施密特触发器17章节课件 原来的状态原来的状态 下面介绍下面介绍，18章节课件“0”和和“1”态态； 2. ；“0”或或“1”19章节课件20章节课件&g1& g2两互补输出端两互补输出端两输入端两输入端反馈线反馈线21章节课件 触发器输出与输入的逻辑关系触发器输出与输入的逻辑关系10

5、1设触发器原态设触发器原态为为“1”态。态。翻转为翻转为“0”态态(1) sd=1，rd = 0&g1& g222章节课件设原态为设原态为“0”态态10触发器保持触发器保持“0”态不变态不变复位复位 结论结论: 不论不论 触发器原来触发器原来 为何种状态，为何种状态， 当当 sd=1， rd=0时时， 将使将使触发器触发器 置置“0”或称或称 为为复位复位。&g1& g223章节课件设原态为设原态为“0”态态0翻转为翻转为“1”态态(2) sd=0，rd = 1&g1& g224章节课件设原态为设原态为“1”态态01触发器保持触发器保持“1”态不

6、变态不变置位置位 结论结论: 不论不论 触发器原来触发器原来 为何种状态，为何种状态， 当当 sd=0， rd=1时时， 将使将使触发器触发器 置置“1”或称或称 为为置位置位。&g1& g225章节课件设原态为设原态为“0”态态1保持为保持为“0”态态(3) sd=1，rd = 1&g1& g226章节课件设原态为设原态为“1”态态11触发器保持触发器保持“1”态不变态不变 当当 sd=1， rd=1时时， 触发器保持触发器保持 原来的状态，原来的状态， 即即触发器具触发器具 有保持、记有保持、记 忆功能忆功能。&g1& g227章节课件&am

7、p;g1& g2110011111110若若g1先翻转，则触发器为先翻转，则触发器为“0”态态“1”态态(4) sd=0，rd = 0 当信号当信号sd= rd = 0同时变为同时变为1时，由时，由于与非门的翻转于与非门的翻转时间不可能完全时间不可能完全相同，触发器状相同，触发器状态可能是态可能是“1”态，态，也可能是也可能是“0”态，态，不能根据输入信不能根据输入信号确定。号确定。1028章节课件逻辑符号逻辑符号qqsdrdsdrdq1 0 0 置置00 1 1 置置11 1 不变不变 保持保持0 0 同时变同时变 1后不确定后不确定功能功能29章节课件或非门组成的cmos rs触发

8、器30章节课件逻辑电路、符号与功能表31章节课件vcmos逻辑门电路vcmos传输门电路cmos传输门传输门cmos传输门逻辑电路传输门逻辑电路vcmos双稳态触发器rs触发器触发器d触发器触发器vcmos多米诺逻辑vcmos施密特触发器32章节课件d触发器的功能v也称延迟（delay）触发器，用于将信号一直延迟到出现时钟信号，这时，输入信号才传输至端。33章节课件逻辑图与功能表34章节课件d型主从触发器35章节课件v主要用于分频器、计数器和寄存器。v基于主从cmos d触发器的4分频器电路。vdef为d触发器单元，clr为清零信号，set为置位信号。36章节课件vcmos逻辑门电路vcmos

9、传输门电路cmos传输门传输门cmos传输门逻辑电路传输门逻辑电路vcmos双稳态触发器rs触发器触发器d触发器触发器vcmos多米诺逻辑vcmos施密特触发器37章节课件基本动态cmos门v由一个n型逻辑块组成，该逻辑块的输出节点由一个pmos管预充电到vdd，然后再由一个与vss相联的nmos管有条件的放电。38章节课件v优点：需要元件少，电源与地之间不存在直流通路；v与器件尺寸无关，设计时可采用最小尺寸，面积小。v每个输入端只与一个nmos管栅极相连，输入电容减小至少一半。v缺点：所有输入只能在预充电阶段变化，在求值阶段必须保持稳定。v电荷的再分布效应会损害输出节点的电压值。39章节课件

10、加入静态反相器的动态逻辑极连(多米诺逻辑)v预充电阶段，所有mos管截止。v求值时，级联的一组逻辑块，每一级求值并引起下一级求值，就像一行多米诺骨牌。40章节课件进一步改进的多米诺cmos逻辑v省去缓冲器，级联的各逻辑块交替由p型管和n型管构成。41章节课件vcmos逻辑门电路vcmos传输门电路cmos传输门传输门cmos传输门逻辑电路传输门逻辑电路vcmos双稳态触发器rs触发器触发器d触发器触发器vcmos多米诺逻辑vcmos施密特触发器42章节课件cmos施密特触发器电路v正阈值电压、负阈值电压、窗口电压。43章节课件整形过程v假设p管和n管阈值电压为-1.0与1.0v，电源电压5v。vin=0v,m1,m2导通，vx=vy=5v.vin=1v，m5导通，m4截止，vx=5vvin=2v,m4截止，m6深饱和，vz=3vvi