实验二_利用MSI设计组合逻辑电路

1、数据科学与计算机学院 软件工程教务四班 林毓14331167实验报告实验二 利用MSI设计组合逻辑电路 实验内容及实验设计：1.利用3线-8线译码器74LS197实现8路数据分配器的功能：真值表：ABCF0F1F2F3F4F5F6F7000D11111110011D11111101011D11111011111D11111001111D11110111111D11110111111D11111111111D用74LS197组成计数器，Q2Q1Q0分别连接S2S1S0。将74LS138的G1接高电平作为数据输入端，同时令G2A = G2B = 0（E2，E3 = 0），S2S1S0作为地址的输入

2、端，即可将G1送来大数据通过A2A1A0所指定的一根线反向后送出。电路图：预期波形：（1kHZ，前八个波形分别对应八条输出，最后为钟）2.LU设计：功能表：S1S0Y00AB01A+B10A异或B11A列出真值表：S1（Q3）S2（Q2）A（Q1）B(Q0)Y00000000100010000111010000101101101011111000010011101011011011001110111110011110用74LS197组成计数器，Q3Q2Q1分别连接ABC作为S2S1S0，E接地，根据真值表的逻辑关系，两两为一组接X0X7线电路图：预期波形：（1KHz，从上至下依次为，钟，Q0，

3、Q1， Q2， Q3， Y）3.AU设计：功能表：S输入1输入2输出进/借位 Cn0ABA+B进位1ABA-B借位真值表：SABCCn0000000110010100111110000101111101011100方法一：门实现用卡诺图进行化简可得：C = A异或B Cn = AB （S = 0） Cn = AB （S=1）用74LS197组成计数器，Q2Q1Q0分别作为S， A，B根据逻辑关系有电路图预期波形：1KHz, 从上至下依次为，钟，A， B， S， C, Cn方法二：74LS138实现用74LS197组成计数器，Q2Q1Q0分别连接CBA，Q2为S。将74LS138的G1接高电平作

4、为数据输入端，同时令G2A = G2B = 0（E2，E3 = 0）根据真值表决定高电平的输出地址，使之成为C，Cn，的输出值电路图预计波形：1KHz, 从上至下依次为，钟，A， B， S， C, Cn方法三：两块74LS151实现用74LS197组成计数器，Q2Q1Q0分别连接两块74LS151的CBA，一块作为C输出，一块作为Cn输出，Q2为S。根据真值表连线，使得Y输出ABC所确定地址的线路的输入。电路图：预期波形：1KHz, 从上至下依次为，钟，A， B， S， C, Cn4.ALU设计：真值表：S2S1S0输入进/借位ABC输出进/借位功能0000000与00000100000100

5、000011100010000001010000110000011110010000或00100110010101001011100110000011011001110100111110100001A非01000110100100010011001010010101011010110001011100110001B非01100100110101011011001110010111010011110101111101000000100001110001011000110100100010010111001101100111010100000全加10100110101010101010110110

6、11000010110111101110111011110111000010全减110001001100100111001110110100111101010011011001110111111110000清零1110010111010011101101111000111101011111001111110用两块 74LS197组成计数器，第一块Q2Q1Q0分别作为进借位，A， B，Q3与第二块的Q1，Q0作为指令，根据真值表实现每一功能的输出 接入再两块74LS151芯片，根据指令所确定的地址将正确运算结果输出；对于全加全减根据卡诺图化简有：C = BACin + BACin + BACin

7、 + BACinCborrow = BA + BCin + ACinCout = BCin + ACin全加全减器：ALU的全局设计图：波形：从上至下依次为钟，S0，S1，S2，B，A，借进位输入，C，进借位输出与： 或：A非：B非：异或：全加：全减：清零： 实验结果：1. 数据分配器：波形中存在毛刺，可能由于输入信号同时变化，（经过内部走线）组合逻辑产生了毛刺；2. LU设计：最后的输出Y由于失误忘记连入示波器，然而可以看到前5条线与预期结果一样，并且由于频率不稳定导致波形发生颤抖3. AU设计：门实现：加法：加法的波形出现毛刺从上至下依次为钟，A， B， 本位加， 进位。减法：从上至下依次为钟，A， B， 本位减， 借位。74LS151实现：波形出现毛