第6章 数字电子技术

1、6.4 寄存器寄存器第六章第六章 时序逻辑电路时序逻辑电路 6.2 时序逻辑电路的分析方法时序逻辑电路的分析方法6.3 计数器计数器6.6 时序逻辑电路的设计时序逻辑电路的设计6.1 时序逻辑电路概述时序逻辑电路概述 引 言 数字电路分为两大类，组合逻辑电路和时序逻辑电路。组数字电路分为两大类，组合逻辑电路和时序逻辑电路。组合电路已在第四章讨论过了，有许多实际的问题仅用组合电合电路已在第四章讨论过了，有许多实际的问题仅用组合电路是解决不了的。比如自动售饮料机的控制系统，它不仅能路是解决不了的。比如自动售饮料机的控制系统，它不仅能知道你当前输入了什么面值的硬币，还要记住你曾经输入了知道你当前输入

2、了什么面值的硬币，还要记住你曾经输入了什么面值的硬币，累加后决定是否输出一瓶饮料。在这个系什么面值的硬币，累加后决定是否输出一瓶饮料。在这个系统中不仅有组合电路还要含有记忆元件，这样的电路就是时统中不仅有组合电路还要含有记忆元件，这样的电路就是时序逻辑电路。时序电路与组合电路相比较有些什么特点？时序逻辑电路。时序电路与组合电路相比较有些什么特点？时序电路的基本结构怎样？如何分析和设计一个时序电路？时序电路的基本结构怎样？如何分析和设计一个时序电路？时序电路有哪些典型的集成芯片？这就是本章要学习的主要内序电路有哪些典型的集成芯片？这就是本章要学习的主要内容。在本章的学习中要用心体会时序电路与组合

3、电路的不同。容。在本章的学习中要用心体会时序电路与组合电路的不同。 6.1 时序逻辑电路概述时序逻辑电路概述6.1.16.1.1 时序逻辑电路的概念及特点时序逻辑电路的概念及特点 时序逻辑电路时序逻辑电路任何一个时刻的输出状态不仅取决于当时的任何一个时刻的输出状态不仅取决于当时的输入信号，还与电路的原状态有关输入信号，还与电路的原状态有关。 时序电路的特点：（时序电路的特点：（1）含有记忆元件（最常用的是触发器）。）含有记忆元件（最常用的是触发器）。 （2）具有反馈通道。）具有反馈通道。组合电路组合电路触发器触发器电路电路1XiXZ1Zj1QmQ1DDm输入输入信号信号信号信号输出输出触发器触

4、发器触发器触发器输入信号输入信号输出信号输出信号CP6.2 时序逻辑电路的分析方法时序逻辑电路的分析方法6.2.1 分析时序逻辑电路的一般步骤分析时序逻辑电路的一般步骤 1由逻辑图写出下列各逻辑方程式：由逻辑图写出下列各逻辑方程式： （1）各触发器的时钟方程。）各触发器的时钟方程。 （2）时序电路的输出方程。）时序电路的输出方程。 （3）各触发器的驱动方程。）各触发器的驱动方程。 2将驱动方程代入相应触发器的特性方程，求得时序逻辑电将驱动方程代入相应触发器的特性方程，求得时序逻辑电路的状态方程。路的状态方程。 3根据状态方程和输出方程，列出该时序电路的状态表，画根据状态方程和输出方程，列出该时

5、序电路的状态表，画出状态图或时序图。出状态图或时序图。 4根据电路的状态表或状态图说明给定时序逻辑电路的逻根据电路的状态表或状态图说明给定时序逻辑电路的逻辑功能。辑功能。6.2.2 时序逻辑电路的分析举例时序逻辑电路的分析举例例：例：试分析如图所示的时序逻辑电路试分析如图所示的时序逻辑电路该电路为异步时序逻辑电路。具体分析如下：该电路为异步时序逻辑电路。具体分析如下：（1）写出各逻辑方程式。）写出各逻辑方程式。时钟方程：时钟方程：CP0=CP （时钟脉冲源的上升沿触发。（时钟脉冲源的上升沿触发。）CP1=Q0 （当（当FF0的的Q0由由01时，时，Q1才可能改变状态。）才可能改变状态。）C1F

6、F01D1FFC11DCP0QQ1&Z6.2 6.2 时序电路的一般分析方法时序电路的一般分析方法 （3）作状态转换表。）作状态转换表。（2）将各驱动方程代入）将各驱动方程代入D触发器的特性方程，得各触发器的次态方程：触发器的特性方程，得各触发器的次态方程：nnQDQ0010 （CP由由01时此式有效）时此式有效） 1111nnQDQ （Q0由由01时此式有效）时此式有效） nnQQZ01 nQD00 nQD11 现现 态态次次 态态输输 出出时钟脉冲时钟脉冲Q1 n Q0 n Q1 n+1 Q0 n+1 ZCP1 CP0 CP1=Q0时钟方程：时钟方程：CP0=CP0 0 1 0 0

7、 0 111 1 01 0 1 010 0 100 0 输出方程：输出方程：各触发器的驱动方程：各触发器的驱动方程：6.2 6.2 时序电路的一般分析方法时序电路的一般分析方法 （5）逻辑功能分析）逻辑功能分析 该电路一共有该电路一共有4个状态个状态00、01、10、11，在，在CP作用下，按照减作用下，按照减1规律循规律循环变化，所以是一个环变化，所以是一个4进制减法计进制减法计数器数器，Z是借位信号。是借位信号。CPZ1QQ0（4）作状态转换图、时序图。）作状态转换图、时序图。Q/0/0/110111000Q/0016.2 6.2 时序电路的一般分析方法时序电路的一般分析方法 解：该电路为

8、同步时序逻辑电路，时钟方程可以不写。解：该电路为同步时序逻辑电路，时钟方程可以不写。（1）写出输出方程：）写出输出方程： nnQQXZ01 )(nQXJ10 10 KnQXJ01 11 K （2）写出驱动方程：）写出驱动方程：例：例：试分析如图所示的时序逻辑电路。试分析如图所示的时序逻辑电路。1J1KC11J1KC11Q0QCPXZ=1=1=1&FF1FF0116.2 6.2 时序电路的分析方法时序电路的分析方法 （4）作状态转换表及状态图）作状态转换表及状态图 当当X=0时：触发器的次态方程简化为：时：触发器的次态方程简化为：作出作出X=0的状态表：的状态表：nnnnnQQXQKQJ

9、Q01000010)( nnnnnQQXQKQJQ10111111) (nnnQQQ0110 nnnQQQ1011 输出方程简化为：输出方程简化为：nnQQZ01 现现 态态次次 态态输输 出出Q1 n Q0 n Q1 n+1 Q0 n+1 Z 0 00 1 0 11 0 0 1 0 0 0 0 1 nnQQXZ01)( （3）写出）写出JK触发器的特性方程，然后将各驱动方程代入触发器的特性方程，然后将各驱动方程代入JK触发器触发器的特性方程，得各触发器的次态方程：的特性方程，得各触发器的次态方程：X=0X=0时的状态图时的状态图/1Q/0Q/0001101006.2 6.2 时序电路的一般分

10、析方法时序电路的一般分析方法 作出作出X=1的状态表：的状态表：将将X=0与与X=1的状态图合并起来得完整的状态图。的状态图合并起来得完整的状态图。nnnQQQ0110 nnnQQQ1011 nnQQZ01 各触发器的次态方程：各触发器的次态方程：nnnnnQQXQKQJQ01000010)( nnnnnQQXQKQJQ10111111) (现现 态态次次 态态输输 出出Q1 n Q0 n Q1 n+1 Q0 n+1 Z 0 01 0 1 00 1 1 0 1 0 0 0 0 nnQQXZ01)( 当当X=1时：触发器的次态方程简化为：时：触发器的次态方程简化为：输出方程简化为：输出方程简化为

11、：X=1X=1时的状态图时的状态图/00010/0Q0101/1Q1/01/0010/10/11/11/10/00/0000/00/0101/01/0完整的状态图完整的状态图6.2 6.2 时序电路的一般分析方法时序电路的一般分析方法 （5）画时序波形图。）画时序波形图。XCP1234560QZ1Q 根据状态表或状态图：根据状态表或状态图： 可画出在可画出在CP脉冲作用下电路的时序图。脉冲作用下电路的时序图。1/01/0010/10/11/11/10/00/0000/00/0101/01/06.2 6.2 时序电路的一般分析方法时序电路的一般分析方法 （6）逻辑功能分析：）逻辑功能分析： 当当

12、X=1时，按照减时，按照减1规律规律从从10010010循环变化，循环变化，并每当转换为并每当转换为00状态（最小数）时，状态（最小数）时，输出输出Z=1。 该电路一共有该电路一共有3个状态个状态00、01、10。 当当X=0时，按照加时，按照加1规律从规律从00011000循环变化，循环变化，并每当转换为并每当转换为10状态（最大数）时，输出状态（最大数）时，输出Z=1。所以该电路是一个可控的所以该电路是一个可控的3进制计数器。进制计数器。1/01/0010/10/11/11/10/00/0000/00/0101/01/0完整的状态图完整的状态图6.2 6.2 时序电路的一般分析方法时序电路

13、的一般分析方法 6.3 计数器计数器计数器计数器用以统计输入脉冲用以统计输入脉冲CP个数的电路。个数的电路。计数器的分类：计数器的分类：（2）按数字的增减趋势可分为加法计数器、减法计数器）按数字的增减趋势可分为加法计数器、减法计数器和可逆计数器。和可逆计数器。（1）按计数进制可分为二进制计数器和非二进制计数器。）按计数进制可分为二进制计数器和非二进制计数器。 非二进制计数器中最典型的是十进制计数器。非二进制计数器中最典型的是十进制计数器。（3）按计数器中触发器翻转是否与计数脉冲同步分为同）按计数器中触发器翻转是否与计数脉冲同步分为同步计数器和异步计数器。步计数器和异步计数器。 6.3.1 二进

14、制计数器二进制计数器1异步二进制计数器异步二进制计数器 （1）二进制异步加法计数器（）二进制异步加法计数器（2位）位） CPQ1 Q0012340 00 11 01 10 0观察功能表：观察功能表：FF0：来一个计数脉冲，向相反的状态翻转一次，所以应接成：来一个计数脉冲，向相反的状态翻转一次，所以应接成T触发器。触发器。FF1：Q0由由1变变0时，向相反的状态翻转一次，所以也接成时，向相反的状态翻转一次，所以也接成T触发器。触发器。 用用Q0做计数脉冲。做计数脉冲。1Q1KFF11JC1QQ00FF1JC11KQCP1计数脉冲计数脉冲16.3 6.3 计数器计数器 工作原理：工作原理： 4个个

15、JK触发器都接成触发器都接成T触发器。触发器。 每当每当Q2由由1变变0，FF3向相反的状态翻转一次。向相反的状态翻转一次。 每来一个每来一个CP的下降沿时，的下降沿时，FF0向相反的状态翻转一次；向相反的状态翻转一次； 每当每当Q0由由1变变0，FF1向相反的状态翻转一次；向相反的状态翻转一次； 每当每当Q1由由1变变0，FF2向相反的状态翻转一次；向相反的状态翻转一次；（2） 4位二进制异步加法计数器位二进制异步加法计数器1J1KC12Q1QCPFF3R1KFF21JC1R1KFF1Q1J0C1RR0FF1JC11KQ31CR计数脉冲计数脉冲清零脉冲清零脉冲QQQQ6.3 6.3 计数器计

16、数器 用用“观察法观察法”作出该电路的时序波形图和状态图作出该电路的时序波形图和状态图：由时序图可以看出，由时序图可以看出，Q0、Ql、Q2、Q3的周期分别是计数脉冲的周期分别是计数脉冲(CP)周期的周期的2倍、倍、4倍、倍、8倍、倍、16倍，因而计数器也可作为分频器。倍，因而计数器也可作为分频器。CPQ0Q1Q2Q3000100110110101000101000010110010100Q1101111101110Q31011Q100001100Q201116.3 6.3 计数器计数器 （3）二进制异步减法计数器）二进制异步减法计数器 工作原理：工作原理：D触发器也都接成触发器也都接成T触发

17、器。触发器。 由于是上升沿触发，则应将低位触发器的由于是上升沿触发，则应将低位触发器的Q端与相邻高位触发器端与相邻高位触发器的时钟脉冲输入端相连，即从的时钟脉冲输入端相连，即从Q端取借位信号。端取借位信号。 它也同样具有分频作用。它也同样具有分频作用。用用4个上升沿触发的个上升沿触发的D触发器组成的触发器组成的4位异步二进制减法计数器。位异步二进制减法计数器。C1CPFF31DQ3计数脉冲计数脉冲QRQ31DQQ22FFC1R2Q1DQQ11FFC1R1Q1DQQ00FFC1R0Q清零脉冲清零脉冲CR6.3 6.3 计数器计数器 如果触发器采用下降沿触发，应该如何连接？如果触发器采用下降沿触发

18、，应该如何连接？二进制异步减法计数器的时序波形图和状态图：二进制异步减法计数器的时序波形图和状态图： 在异步计数器中，高位触发器的状态翻转必须在相邻触发器产生进位信号在异步计数器中，高位触发器的状态翻转必须在相邻触发器产生进位信号（加计数）或借位信号（减计数）之后才能实现，所以工作速度较低。（加计数）或借位信号（减计数）之后才能实现，所以工作速度较低。 为了提高计数速度，可采用同步计数器。为了提高计数速度，可采用同步计数器。 CPQ0Q1Q2Q3231 0QQQ Q00001111111011011100101110011010100001110110010101000011001000016

19、.3 6.3 计数器计数器 2二进制同步计数器二进制同步计数器 由于该计数器的翻由于该计数器的翻转规律性较强，只需转规律性较强，只需用用“观察法观察法”就可设就可设计出电路：计出电路：因为是因为是“同步同步”方式，方式，所以将所有触发器的所以将所有触发器的CP端连在一起，接计端连在一起，接计数脉冲。数脉冲。 然后分析状态图，然后分析状态图，选择适当的选择适当的JK信号。信号。计数脉冲计数脉冲序号序号电电 路路 状状 态态等效十进等效十进制数制数Q3 Q2 Q1 Q00123456789101112131415160 0 0 00 0 0 10 0 1 00 0 1 10 1 0 00 1 0

20、10 1 1 00 1 1 11 0 0 01 0 0 11 0 1 01 0 1 11 1 0 01 1 0 11 1 1 01 1 1 10 0 0 001234567891011121314150（1）二进制同步加法计数器）二进制同步加法计数器6.3 6.3 计数器计数器 分析状态图可见：分析状态图可见：FF0：每来一个：每来一个CP，向相反的状态翻转一次。所以选：向相反的状态翻转一次。所以选：J0=K0=1FF1：当：当Q0=1时，来一个时，来一个CP，向相反的状态翻转一次。向相反的状态翻转一次。所以选：所以选：J1=K1= Q0FF2：当：当Q0Q1=1时，时， 来一个来一个CP，向

21、相反的状态翻转一次。向相反的状态翻转一次。所以选：所以选：J2=K2= Q0Q1FF3： 当当Q0Q1Q2=1时，时， 来一个来一个CP，向相反的状态翻转一次。向相反的状态翻转一次。所以选：所以选：J3=K3= Q0Q1Q2FF1KRC11J清零脉冲清零脉冲Q01K1QQFFC11JQ1K计数脉冲计数脉冲&22FF1J&01JQCP3R1KQCRQC11&RR3FFC1Q16.3 6.3 计数器计数器 （2）二进制同步减法计数器）二进制同步减法计数器 将加法计数器和减法计数器合并起来，并引入一加将加法计数器和减法计数器合并起来，并引入一加/减控制信号减控制信号X便构成便

22、构成4位二进位二进制同步可逆计数器，各触发器的驱动方程为：制同步可逆计数器，各触发器的驱动方程为：就构成了就构成了4位二进制同步减法计数器。位二进制同步减法计数器。（3）二进制同步可逆计数器）二进制同步可逆计数器21033QQQKJ 1022QQKJ 011QKJ 100 KJ21021033QQQXQQXQKJ 101022QQXQXQKJ 0011QXXQKJ 100 KJ分析分析4位二进制同步减法计数器的状态表，很容易看出，只要将各触发器的驱动位二进制同步减法计数器的状态表，很容易看出，只要将各触发器的驱动方程改为：方程改为：6.3 6.3 计数器计数器 作出二进制同步可逆计数器的逻辑图

23、：作出二进制同步可逆计数器的逻辑图：实现了可逆计数器的功能。实现了可逆计数器的功能。当控制信号当控制信号X=0时，时，FF1FF3中的各中的各J、K端分别与低位各触发器的端相连，作端分别与低位各触发器的端相连，作减法计数。减法计数。当控制信号当控制信号X=1时，时，FF1FF3中的各中的各J、K端分别与低位各触发器的端分别与低位各触发器的Q端相连，作端相连，作加法计数。加法计数。QR02Q11JQCRRQFF清零脉冲清零脉冲FFC10C11K1K计数脉冲计数脉冲1K1QC12RCPQ1J1FF1J1J1KQR3C1FF3Q&111111X 加加/ /减减控制信号控制信号6.3 6.3

24、计数器计数器 6.3.2 十进制计数器十进制计数器当当N=2n时，就是前面讨论的时，就是前面讨论的n位二进制计数器；位二进制计数器； 当当N2n时，为非二进制计数器。非二进制计数时，为非二进制计数器。非二进制计数器中最常用的是十进制计数器。器中最常用的是十进制计数器。N进制计数器又称模进制计数器又称模N计数器。计数器。6.3 6.3 计数器计数器 18421BCD码异步十进制加法计数器码异步十进制加法计数器CP2=Q1 （当（当FF1的的Q1由由10时，时，Q2才可能改变状态。）才可能改变状态。）用前面介绍的异步时序逻辑电路分析方法对该电路进行分析：用前面介绍的异步时序逻辑电路分析方法对该电路

25、进行分析：（1）写出各逻辑方程式。）写出各逻辑方程式。 时钟方程：时钟方程： CP0=CP （时钟脉冲源的下降沿触发。）（时钟脉冲源的下降沿触发。）CP1=Q0 （当（当FF0的的Q0由由10时，时，Q1才可能改变状态。才可能改变状态。)CP3=Q0 （当（当FF0的的Q0由由10时，时，Q3才可能改变状态才可能改变状态)1J1KC12Q1QCPFF3R1KFF21JC1R1KFF1Q1J0C1RR0FF1JC11KQ31CR计数脉冲计数脉冲清零脉冲清零脉冲QQQQ&6.3 6.3 计数器计数器 各触发器的驱动方程：各触发器的驱动方程：1 0J10 KnQJ31 1 2J1 2KnnQ

26、QJ123 1 1K1 3K1J1KC12Q1QCPFF3R1KFF21JC1R1KFF1Q1J0C1RR0FF1JC11KQ31CR计数脉冲计数脉冲清零脉冲清零脉冲QQQQ&6.3 6.3 计数器计数器 （2）将各驱动方程代入）将各驱动方程代入JK触发器的特性方程，得各触发器的次态方程：触发器的特性方程，得各触发器的次态方程：nnnnQQKQJQ0000010 （CP由由10时此式有效）时此式有效） nnnnnQQQKQJQ13111111 （Q0由由10时此式有效）时此式有效） nnnnQQKQJQ2222212 （Q1由由10时此式有效）时此式有效） nnnnnnQQQQKQJQ

27、312333313 （Q0由由10时此式有效）时此式有效） 10 J10 KnQJ31 11 K12 J12 KnnQQJ123 13 K6.3 6.3 计数器计数器 设初态为设初态为Q3Q2Q1Q0=0000，代入次态方程进行计算，得状态转换表。，代入次态方程进行计算，得状态转换表。nnQQ212 nnQQ010 （CP由由10时）时） nnnQQQ1311 （Q0由由10时）时） （Q1由由10时）时） nnnnQQQQ31213 （Q0由由10时）时） 现现 态态次次 态态时钟脉冲时钟脉冲Q3 n Q2 n Q1 n Q0Q3 n+1 Q2 n+1 Q1 n+1 Q0 n+1 CP3 C

28、P2 CP1 CP00 0 0 00 0 0 10 0 1 00 0 1 10 1 0 00 1 0 10 1 1 00 1 1 11 0 0 01 0 0 11000010011000010000010100110111000011001000000000000000001（3）作状态转换表。）作状态转换表。6.3 6.3 计数器计数器 2 8421BCD码同步十进制加法计数器码同步十进制加法计数器用前面介绍的同步时序逻辑电路分析方法对该电路进行分析。用前面介绍的同步时序逻辑电路分析方法对该电路进行分析。（1）写出驱动方程：）写出驱动方程：10 J10 KnnQQJ031 nQK01 nnQ

29、QJ012 nnQQK012 nnnQQQJ0123 n03QK QQ1KR1J2QC10C111JFFRQ计数脉冲计数脉冲清零脉冲清零脉冲CR0Q1JRFFQ11KC13FF1KRFFC1CP2Q1Q1K1J3&6.3 6.3 计数器计数器 （2）转换成次态方程：）转换成次态方程： 先写出先写出JK触发器的特性方程触发器的特性方程nnQQJ031 10 J10 KnQK01 nnQQJ012 nnQQK012 nnnQQQJ0123 n03QK nnnQKQJQ 1nnnnQQKQJQ0000010 nnnnnnnnQQQQQQKQJQ10103111111 nnnnnnnnnQQQ

30、QQQQKQJQ201201222212 nnnnnnnnnQQQQQQQKQJQ303012333313 然后将各驱动方程代入然后将各驱动方程代入JK触发器的特性方程，得各触发器的次态方程触发器的特性方程，得各触发器的次态方程:6.3 6.3 计数器计数器 设初态为设初态为Q3Q2Q1Q0=0000，代入次态方程进行计算，得状态转换表。，代入次态方程进行计算，得状态转换表。现现 态态次次 态态Q3 n Q2 n Q1 n Q0 n Q3 n+1 Q2 n+1 Q1 n+1 Q0 n+1 nnQQ010 nnnnnnQQQQQQ1010311 nnnnnnnQQQQQQQ20120112 nn

31、nnnnnQQQQQQQ30301213 0 0 0 010000 0 0 10 0 1 00 0 1 10 1 0 00 1 0 10 1 1 00 1 1 11 0 0 01 0 0 1010011000010000010100110111000011001（3）作状态转换表。）作状态转换表。6.3 6.3 计数器计数器 CP12345678910Q0Q1Q2Q3（4）作状态图）作状态图 和时序图。和时序图。231 0QQQ Q00001000010000110001001010010101011001116.3 6.3 计数器计数器 由于电路中有由于电路中有4个触发器，它们的状态组合共有

32、个触发器，它们的状态组合共有16种。而在种。而在8421BCD码码计数器中只用了计数器中只用了10种，称为有效状态。其余种，称为有效状态。其余6种状态称为无效状态。种状态称为无效状态。 当由于某种原因，使计数器进入无效状态时，如果能在时钟信号作用当由于某种原因，使计数器进入无效状态时，如果能在时钟信号作用下，最终进入有效状态，我们就称该电路具有下，最终进入有效状态，我们就称该电路具有自启动能力自启动能力。1001000010001Q3010100100100QQ有效循环0011Q01100111100002111111101101110010101011可见，该计数器能够自启动。可见，该计数器

33、能够自启动。nnQQ010 nnnnnnQQQQQQ1010311 nnnnnnnQQQQQQQ20120112 nnnnnnnQQQQQQQ30301213 （5）检查电路能否自启动）检查电路能否自启动用同样的分析方法分别求出用同样的分析方法分别求出6种无效状态下的次态，得到完整的状态转换图。种无效状态下的次态，得到完整的状态转换图。6.3 6.3 计数器计数器 1. 4位二进制同步加法计数器位二进制同步加法计数器741616.3.3 集成计数器举例集成计数器举例RC1&Q1J1K&113Q&Q&RC11J1K&112Q&Q&RC11J

34、1K&111Q&Q&RC11J1K&110Q0D1&1EPET11D2D3DCPLDRDRCO6.3 6.3 计数器计数器 74161具有以下功能：具有以下功能： 计数。计数。 同步并行预置数。同步并行预置数。RCO为进位输出端。为进位输出端。 保持。保持。01111RD清零清零0111LD预置预置 0 01 1EP ET使能使能CP时钟时钟 d3 d2 d1 d0 D3 D2 D1 D0预置数据输入预置数据输入0 0 0 0d3 d2 d1 d0保保 持持保保 持持计计 数数Q3 Q2 Q1 Q0输出输出工作模式工作模式异步清零异步清零同步置数同步置数

35、数据保持数据保持数据保持数据保持加法计数加法计数74161的功能表的功能表 异步清零。异步清零。41235671516CPD0D1D2GNDQ3Q2Q1Vcc74161891011121413RD3DDLEPETQ0RCO6.3 6.3 计数器计数器 6.3 6.3 计数器计数器 QCPQ0Q21Q3LDRDDD0D21D3EPETRCO121314150120清零清零异步异步同步同步置数置数加法计数加法计数保持保持74161的时的时序图序图RCO=ETQ3Q2Q1Q001111RD清零清零0111LD预置预置 0 01 1EP ET使能使能CP时钟时钟 d3 d2 d1 d0 D3 D2 D

36、1 D0预置数据输入预置数据输入0 0 0 0d3 d2 d1 d0保保 持持保保 持持十进制计十进制计 数数Q3 Q2 Q1 Q0输出输出工作模式工作模式异步清零异步清零同步置数同步置数数据保持数据保持数据保持数据保持加法计数加法计数7416074160的功能表的功能表2. 8421BCD码同步加法计数器码同步加法计数器741603Q2QETCP0D1D2D3DRCO1Q0Q7416041235671516CPD0D1D2GNDQ3Q2Q1Vcc74160891011121413RD3DDLEPETQ0RCOEPRDDL6.3 6.3 计数器计数器 0111LD预置预置100EN使能使能01

37、D/ U加加/减控制减控制CP时钟时钟d3 d2 d1 d0 D3 D2 D1 D0预置数据输入预置数据输入d3 d2 d1 d0保保 持持计计 数数计计 数数Q3 Q2 Q1 Q0输输 出出工作模式工作模式异步置数异步置数数据保持数据保持加法计数加法计数减法计数减法计数74191的功能表的功能表3. 4位二进制同步可逆计数器位二进制同步可逆计数器74191LD3Q2QD/UENCP0D1D2D3DRCOMAX/MIN1Q0Q7419141235671516Vcc741918910111214133D0Q1GNDD1END/UQ3Q2QD2LDMAX/MINRCOCP0D6.3 6.3 计数器

38、计数器 4. 二二五五十进制异步加法计数器十进制异步加法计数器74290二进制计数器的时钟输入端为二进制计数器的时钟输入端为CP1，输出端为，输出端为Q0；五进制计数器的时钟输入端为五进制计数器的时钟输入端为CP2，输出端为，输出端为Q1、Q2、Q3。74290包含一个独立的包含一个独立的1位二进制计数器和一个独立的五进制计数器。位二进制计数器和一个独立的五进制计数器。 如果将如果将Q0与与CP2相连，相连，CP1作时钟输入端，作时钟输入端，Q0Q3作输出端，则为作输出端，则为8421BCD码十进制计数器。码十进制计数器。RQC1C1RQR1K1J1J1J1K1KC1Q&S&3

39、Q1QQ2&C1CP29(2)CPRRQ0(2)RS01J0(1)1K&R9(1)R1Q6.3 6.3 计数器计数器 74290的功能：的功能： 异步清零。异步清零。 计数。计数。 异步置数（置异步置数（置9）。）。 复位输入复位输入置位输入置位输入时时 钟钟输输 出出工作模式工作模式R0（1） R0（2）R9（1） R9（2）CPQ3 Q2 Q1 Q01 11 10 00 0 0 00 0 0 0异步清零异步清零0 01 11 11 0 0 11 0 0 1异步置数异步置数0 0 0 00 00 0计计 数数计计 数数计计 数数计计 数数加法计数加法计数41235678910

40、11121314GNDVcc74LS2909(1)NC9(2)NC0(1)0(2)21Q3Q0Q1Q2CPCPRRRR6.3 6.3 计数器计数器 6.3.4 集成计数器的应用集成计数器的应用（任意进制计数器构成）（任意进制计数器构成）（1）同步级联。）同步级联。 例：用两片例：用两片4位二进制加法计数器位二进制加法计数器74161采用同步级联方式构成的采用同步级联方式构成的8位位二进制同步加法计数器，模为二进制同步加法计数器，模为1616=256。1计数器的级联计数器的级联3Q2QETCP0D1D2D3DRCO1Q0Q74161(1)EPRDDLD13DD3DCPQ Q00RCO74161(

41、2)L21ETQDQR2DEP111计数脉冲计数脉冲清零脉冲清零脉冲0132Q Q Q Q4576Q Q Q Q （2）异步级联）异步级联 例：用两片例：用两片74191采用异步级联方式构成采用异步级联方式构成8位二进制异步可位二进制异步可逆计数器。逆计数器。LD3Q2QD/UENCP0D1D2D3DRCOMAX/MIN1Q0Q74191(2)LD3Q2QD/UENCP0D1D2D3DRCOMAX/MIN1Q0Q74191(1)计数脉冲计数脉冲D/UENL0132Q Q Q QQ6Q7Q4Q5D6.3 6.3 计数器计数器 6.3 6.3 计数器计数器 LDRCO121D3QQD0CPDQ21

42、4150Q313EN120D加法计数加法计数D/U异步异步12置数置数MAX/MIN22保持保持减法计数减法计数101574191的时序图的时序图（3）用计数器的输出端作进位）用计数器的输出端作进位/借位端借位端例：用两片例：用两片74290采用异步级联方式组成的二位采用异步级联方式组成的二位8421BCD码码十进制加法计数器。十进制加法计数器。 模为模为1010=1003Q2Q1Q0Q74290(1)CP1CP2R0(2)R0(1)R9(1)9(2)RQ0Q12QQ374290(2)CP1CP20(2)RR0(1)9(1)RR9(2)计数脉冲计数脉冲置数脉冲置数脉冲清零脉冲清零脉冲个位输出个

43、位输出十位输出十位输出01Q2QQ3Q01Q2QQ3Q6.3 6.3 计数器计数器 231 0QQQ Q00001000010000110001001010010101011001112组成任意进制计数器组成任意进制计数器例：用集成计数器例：用集成计数器74160和与非门组成的和与非门组成的6进制计数器。进制计数器。（1）异步清零法）异步清零法适用于具有异步清零端的集成计数器。适用于具有异步清零端的集成计数器。&74160Q2EPD2CPETQ计数脉冲计数脉冲DR1RCO0QQQ11DQLD23110D3D0QQ3741606.3 6.3 计数器计数器 （2）同步清零法）同步清零法同步

44、清零法同步清零法适用于具有同步清零端的集成计数器。适用于具有同步清零端的集成计数器。例：用集成计数器例：用集成计数器74163和与非门组成的和与非门组成的6进制计数器。进制计数器。QDRETEP74163DRCO33QD211QL010QDCPDD1计数脉冲计数脉冲2&QQ3Q012Q3Q0010000000011Q0001Q1Q0100201016.3 6.3 计数器计数器 （3）异步预置数法）异步预置数法异步预置数法适用于具有异步预置端的集成计数器。异步预置数法适用于具有异步预置端的集成计数器。例：用集成计数器例：用集成计数器74191和与非门组成的余和与非门组成的余3码码10进制

45、计数器。进制计数器。011001101001101002Q11011QQQ3010101111001011010001010LD3Q2QD/UENCP0D1D2D3DRCOMAX/MIN1Q0Q7419100计数脉冲计数脉冲&Q30QQ21Q11006.3 6.3 计数器计数器 （4）同步预置数法）同步预置数法同步预置数法适用于具有同步预置端的集成计数器。同步预置数法适用于具有同步预置端的集成计数器。例：用集成计数器例：用集成计数器7416074160和与非门组成的和与非门组成的7 7进制计数器。进制计数器。QDRETEP74160DRCO33QD211QL010QDCPDD1计数脉冲

46、计数脉冲200111Q3Q201QQ3Q0101000110111Q0100Q1Q10002100101106.3 6.3 计数器计数器 先将两芯片采用同步级联方式连接成先将两芯片采用同步级联方式连接成100100进制计数器，进制计数器， 然后再用异步清零法组成了然后再用异步清零法组成了4848进制计数器。进制计数器。解：解：因为因为N48，而，而74160为模为模10计数器，所以要用两片计数器，所以要用两片74160构成构成.。例例 用用74160组成组成48进制计数器。进制计数器。3Q2QETCP0D1D2D3DRCO1Q0Q74160(1)EPRDDLD13DD3DCPQ Q00RCO7

47、4160(2)L21ETQDQR2DEP1计数脉冲计数脉冲&116.3 6.3 计数器计数器 3 3组成序列信号发生器组成序列信号发生器例：用例：用74161及门电路构成序列信号发生器。及门电路构成序列信号发生器。其中其中74161与与G1构成了一个模构成了一个模5计数器。计数器。 ，因此，这是一个，因此，这是一个01010序列信号发生器，序列长度序列信号发生器，序列长度P=5。20QQZ 01010Z输出输出0 0 1 0 1 00 1 11 0 00 0 0 Q1 n+1 Q1 n+1 Q0 n+1 次次 态态0 0 0 0 0 10 1 00 1 11 0 0 Q2 n Q1 n

48、 Q0 n 现现 态态状状 态态 表表序列信号序列信号在时钟脉冲作用下产生的一串周期性的二进制信号在时钟脉冲作用下产生的一串周期性的二进制信号。 3Q2QETCP0D1D2D3DRCO1Q0Q74161EPRDDL11&ZCP&1G1G2G3Q0Q12QQ36.3 6.3 计数器计数器 例例6.3.3 试用计数器试用计数器74161和数据选择器设计一个和数据选择器设计一个01100011序序列发生器。列发生器。解：解：由于序列长度由于序列长度P=8，故将，故将74161构成模构成模8计数器，并选用计数器，并选用数据选择器数据选择器74151产生所需序列。产生所需序列。112DD

49、0RETDEPDLCPQQ31741613QD1RCO2QD0CP1DZ2D74151D6DDDG74Y3D150DY0A1A2A111 10 0006.3 6.3 计数器计数器 5组成脉冲组成脉冲 分配器分配器CPQ0Q1Q20Y1Y2Y3Y4Y5Y6Y7YY0YYG2A3GA15YY41Y2BDGYA7416121DCPDQD620D1YY6AQ727501YYY00QRRCO1EPET12YD03LY1Y3Q314Y20741381CP6.3 6.3 计数器计数器 6.4 6.4 寄存器寄存器集成数码寄存器集成数码寄存器74LSl75 ：6.4.1 6.4.1 并行数据寄存器（状态寄存器

50、）并行数据寄存器（状态寄存器）寄存器寄存器寄存二进制信息寄存二进制信息D1RQQQ13321QQQ3FF2FF1FF0RRQQQ0C1C1QC1R211D1D1DQ0Q01DDC123FF1DDDRCP7474LS175175的功能的功能: :D0D3是并行数据输入端。是并行数据输入端。CP为时钟脉冲端。为时钟脉冲端。 Q0Q3是并行数据输出端。是并行数据输出端。0111RD清零清零10CP时钟时钟 d0 d1 d2 d3 D0 D1 D2 D3输输 入入0 0 0 0d0 d1 d2 d3保保 持持保保 持持Q0 Q1 Q2 Q3输输 出出工作模式工作模式异步清零异步清零数码寄存数码寄存数据

51、保持数据保持数据保持数据保持7474LS175175的功能表的功能表RD是异步清零控制端。是异步清零控制端。QD03VccQ15374LS175D2D6Q3CP2GND74QQD3205116211411Q110129QRQD101386.4 6.4 寄存器寄存器 移位寄存器移位寄存器不但可以寄存信息，而且在移位脉冲作用下，寄存器中的不但可以寄存信息，而且在移位脉冲作用下，寄存器中的二进制信息可根据需要向左或向右移动二进制信息可根据需要向左或向右移动1 1位。位。6.4.2 6.4.2 移位寄存器移位寄存器1 1单向移位寄存器单向移位寄存器 （1 1）上移寄存器（右移寄存器）上移寄存器（右移寄

52、存器） 结构特点：左边触发器的输出端接右邻触发器的输入端。结构特点：左边触发器的输出端接右邻触发器的输入端。QRC11D1DC1RQ1DC1RQ1DQRC1Q0Q1Q2Q3CPCRID串行输入串行输入串行输出串行输出D0D1D20FF1FF2FF3FF并并 行行 输输 出出D36.4 6.4 寄存器寄存器 移位脉冲移位脉冲输入数码输入数码输输 出出CPDIQ0 Q1 Q2 Q300 0 0 0111 0 0 01 1 0 012030 1 1 0141 0 1 1设移位寄存器的初始状态为设移位寄存器的初始状态为0000，串行输入数码，串行输入数码DI=1101，从高位到低，从高位到低位依次输入

53、。其位依次输入。其状态表如下：状态表如下：QRC11D1DC1RQ1DC1RQ1DQRC1Q0Q1Q2Q3CPCRID串行输入串行输入串行输出串行输出D0D1D20FF1FF2FF3FF并并 行行 输输 出出D36.4 6.4 寄存器寄存器 上移寄存器的时序图：上移寄存器的时序图： 在在4个个CP作用下，输入的作用下，输入的4位串行数码位串行数码1101全部存入全部存入了寄存器中。了寄存器中。这种方式称为这种方式称为串行输入方式串行输入方式。619273584CP1D1I01203Q1QQQ移位脉冲移位脉冲输入数码输入数码输输 出出CPDIQ0 Q1 Q2 Q30123411010 0 0 0

54、1 0 0 01 1 0 00 1 1 01 0 1 16.4 6.4 寄存器寄存器 （2）下移寄存器（左移寄存器）下移寄存器（左移寄存器）结构特点：结构特点：右边触发器的输出端接左邻触发器的输入端。右边触发器的输出端接左邻触发器的输入端。2 2 双向移位寄存器双向移位寄存器 将上移寄存器和下移寄存器组合起来，并引入一控制端将上移寄存器和下移寄存器组合起来，并引入一控制端S S便构成既可便构成既可上移又可下移的双向移位寄存器。上移又可下移的双向移位寄存器。1DC1RQ1DQRC1Q1D1DC1C1RQRCPCRD01DFF0FF1FF23FF20并并 行行 输输 出出3QQ1QQID串行输入串

55、行输入串行输出串行输出2DD36.4 6.4 寄存器寄存器 其中，其中，DSR为右移串行输入端，为右移串行输入端，DSL为左移串行输入端。为左移串行输入端。当当S=0时，时，D0=Q1、D1=Q2、D2=Q3、D3=DSL，实现左移操作。，实现左移操作。 D D触发器组成的双向移位寄存器：触发器组成的双向移位寄存器：当当S=1时，时，D0=DSR、D1=Q0、D2=Q1、D3=Q2，实现右移操作；，实现右移操作；RFF1DC13Q&11R1DC12FFQ&11R1DC11FFQ&11FF&C1R01DQ111 11 11 1QQQQ1302CPCR串行输入串行输

56、入SLD（左移）（左移）串行输入串行输入DSR（右移）（右移）串行输出串行输出DOR（右移）（右移）串行输出串行输出DOL（左移）（左移）移位控制移位控制SS=1S=1：右移：右移S=0S=0：左移：左移并并 行行 输输 出出6.4 6.4 寄存器寄存器 6.4.3 6.4.3 集成移位寄存器集成移位寄存器7419474194 Q0和和Q3分别是左移和右移时的串行输出端，分别是左移和右移时的串行输出端，Q0、Q1、Q2和和Q3为为并行输出端。并行输出端。 DSL 和和DSR分别是左移和右移串行输入。分别是左移和右移串行输入。D0、D1、D2和和D3是并行输是并行输入端。入端。74194为四位双

57、向移位寄存器为四位双向移位寄存器。0Q1QS3D2D1D0D2Q3Q7419441235671516D0D1D2GNDQ3Q2Q1Vcc74194891011121413RD3D0SQ0SRDCPSLSR01SRSLS1CPDDDD6.4 6.4 寄存器寄存器 74194的功能表的功能表输输 入入输输 出出工作模式工作模式清零清零控控 制制串行输入串行输入时钟时钟并行输入并行输入RDS1 S0DSL DSRCPD0 D1 D2 D3Q0 Q1 Q2 Q30 0 0 0 0异步清零异步清零10 0 Q0n Q1n Q2n Q3n保保 持持110 10 1 1 0 1 Q0n Q1n Q2n0 Q

58、0n Q1n Q2n右右 移移111 01 01 0 Q1n Q2n Q3n 1Q1n Q2n Q3n 0左左 移移11 1 D0 D1 D2 D3D0 D1 D2 D3并行置数并行置数6.4 6.4 寄存器寄存器 6.4.4 6.4.4 移位寄存器构成的移存型计数器移位寄存器构成的移存型计数器 环形计数器的特点：环形计数器的特点： 电路简单，电路简单，N位移位寄存器可以计位移位寄存器可以计N个数，实现模个数，实现模N计数器。状态为计数器。状态为1的输出端的序号等于计数脉冲的个数，通常不需要译码电路。的输出端的序号等于计数脉冲的个数，通常不需要译码电路。1. 1. 环形计数器环形计数器0Q1Q

59、S3D2D1D0D2Q3Q74194SRDCPDSLSRD01111000START0Q31000Q0100Q2Q0010100016.4 6.4 寄存器寄存器 2扭环形计数器扭环形计数器 一般来说，一般来说，N位移位寄存器可以组成模位移位寄存器可以组成模2N的扭环形计数器，只需将末级的扭环形计数器，只需将末级输出反相后，接到串行输入端。输出反相后，接到串行输入端。为了增加有效计数状态，扩大计数器的模，可用扭环形计数器。为了增加有效计数状态，扩大计数器的模，可用扭环形计数器。QD1SR013SQQSSLD74194DRDDCPQ02D1D32010清零清零1Q100000012QQ000003

60、00111Q11000111111011116.4 6.4 寄存器寄存器 6.6 6.6 时序逻辑电路的一般设计方法时序逻辑电路的一般设计方法1同步时序逻辑电路的设计步骤同步时序逻辑电路的设计步骤（3）状态分配，又称状态编码。）状态分配，又称状态编码。（1）根据设计要求，设定状态，导出对应状态图或状态表。）根据设计要求，设定状态，导出对应状态图或状态表。（2）状态化简。消去多余的状态，得简化状态图（表）。）状态化简。消去多余的状态，得简化状态图（表）。（4）选择触发器的类型。）选择触发器的类型。（5）根据编码状态表以及所采用的触发器的逻辑功能，）根据编码状态表以及所采用的触发器的逻辑功能，导出待设计电路的输出方程和驱动方程。导出待设计电路的输出方程和驱动方程。（6）根据输出方程和驱动方程画出逻辑图。）根据输出方程和驱动方程画出逻辑图。（7）检查电路能否自启动。）检查电路能否自启动。6.6.1 同步时序逻辑电路的设计方法同步时序逻辑电路的设计方法6.