开关电容采样技术

1、开关电容采样技术摘要：虽然连续时间电路在音频、视频及高速模拟系统中都有着广泛的应用，但在很多情况下，我们仅仅在每个中期的某个时间间隔内检测输入信号，而在其余时间忽略其值。然后，电路对每一个“采样”进行处理，在每个周期末产生有效的输出值。这种电路被称为离散时间系统或数据采样系统。本文介绍一种常见的、称为“开关电容电路”的离散时间系统，以便为更高级的电路。本文了分析限制开关电容采样熟读与精度的各种不利因素，通过采用CMOS互补开关、增加虚拟器件、采用下极板采样技术提高了开关电容采样电路的精度。关键词：开关电容、采样电路、下极板采样技术Abstract：Although the continuous

2、 time circuits are widely used in audio, video and high-speed analog system, but in many cases, we only in each medium a time interval to detect the input signal, and ignore its value in the rest of the time. The circuit then processes each sample to produce an effective output value at the end of e

3、ach cycle. This kind of circuit is called discrete-time system or data sampling system. This paper introduces a kind of discrete time system, which is called "switched capacitor circuit".In this paper, various unfavorable factors limit switch capacitor sampling read and precision, by using

4、 CMOS complementary switch, increase virtual devices, using the bottom plate sampling technique to improve the accuracy of the sampling circuit switched capacitor.Keywords: switched capacitor, sampling circuit, bottom plate sampling technique一、 引言开关电容电路是指由CMOS开关、电容以及运算放大器构成的模拟电路1，电路时间常数的精度（电路时间常数的精度

5、等于电容和电阻的精度之和）决定了一个模拟信号处理电路的时间精度。因为标准集成电路工艺所提供的电阻具有较大的绝对容差，限制了在大多数模拟数据处理电路中的应用，与集成电阻相比，在标准CMOS工艺中电容具有相对较高的精度，采用由开关电容构成的模拟数据采样技术具有很高的信号处理精度且与电容比值的精度成比例。二、 采样电路的设计如图（1）所示为由一个MOS开关和电容构成的最基本的采样电路。图(1) 采用MOS管作开关的采样电路之所以采用MOS器件作控制开关，只是因为：（1）当线路中通过的电流为零时，MOS管可以是导通的；（2）栅极电压的变化不会引起源、漏极电压的变化，而对于双极型晶体管必须采用复杂的电路

6、结构才能实现。对于NMOS管作开关的电路，当信号CLK输入高电平时，Vout=Vin,当CLK输入低电平是，输出保持采样电容CH上的瞬时值，进而实现采样保持的功能。当NMOS管导通时，NMOS管等效于一个电阻，器等效电阻大小如公式（1）所示，式中VDD表示信号CLK的高电平。当输出接近VDD-VTH时，NMOS管的过驱动电压近似为零，导致采样电容CH的充电电流小到可以忽略不计，为了保证NMOS开关作为导通电阻能准确传输信号Vin，限制了Vin的最高输入电压为VDD-VTH，对于PMOS管作开关器工作原理类似，且其导通电阻在输入和输出电压降为PMOS管阈值电压绝对值时会快速上升，限制了PMOS开

7、关的应用。 (1)控制开关导通电阻的存在限制了采样电路的速度，采样电路的速度可以定义为控制开关导通后，输出电压从零电位上升到最大输入电压所需的时间，通过上述采样电路的结构分析以及公式（1）可知采样电路的速度主要由两个要素确定：采样电容CH的电容大小以及控制开关导通时的导通电阻。所以为了得到较高的采样速度，需要采用大宽长比WL的MOS管和容值较小的采样电容。对于NMOS管在导通时，在输入较小的电压是，导通电阻相对减小，相反，采用PMOS管，在输入较大的正电压时，导通电阻相对较小，即：NMOS管能够在两个端点之间很好地传输低电压，PMOS管能够在两个端点之间很好地传输高电压，为了保证采样电路工作在

8、最大电压摆幅下，采用图（2）所示的互补开关是可行的，其中CLK和CLK为时序状态相反的互补时钟信号。图(2) 采用互补开关的采样电路当时，互补开关的导通电阻Ron为： (2)由公式（2）可知，通过控制NMOS和PMOS管的宽长比可以消除输入电压对导通电阻Ron的影响，且与采用一个MOS管的开关电路相比，互补开关导通电阻的变化率更小，增强了输出信号“跟随”输入信号的可靠性。因为加速度传感器所针对的目标具有高速机动的特点，要求积分采样电路具有较高的采样频率，需要设计相应的数字电路来产生高速精度的开关控制时序。同时为了保证采样值的可靠性，避免因互补开关未同步开端引起的信号失真，需设计相应的电路模块来

9、保证互补时钟CLK和CLK时序的一致性。如图（3）所示为由反相器和传输门构成的互补时钟产生电路，其中传输门TG1用于抵消由反相器inv2产生的延时，反相器inv1和inv2兼具信号“整形”和提高驱动能力的功能。图(3) 互补时钟产生电路三、 采样电路精度分析通过上一小节的分析可知，为了保证采样电路的速度需要采用较小宽长比WL的采样开关或者较小的采样电容CH,但是由于MOS开关在开断的整个过程中存在着“沟道电荷注入”、“时钟馈通”以及KT/C噪声三种主要不利机制，带来了额外的电压误差，严重限制了采样电路的精度，采用上述提高采样电路速度的方法势必降低采样电路的精度。所以理论分析现在采样电路精度的因

10、素，综合考虑现在采样电路速度与精度的问题对于优化电路性能尤为重要。如图（4）所示，以NMOS管为例，当信号CLK为高电平时，NMOS管导通，在器件栅极和源极之间的栅氧化层下形成了载流子沟道，考虑VinVout的情况，在导通沟道中载流子的电荷量为： (3)图(4) 采样开关关断后的电荷注入效应当信号CLK跳变为低电平后，NMOS管导通截止，开关关断，沟道电荷Q分别通过漏极和源极向两端相连的电路传输，该现象被称为“沟道电荷注入”2。由图（4）可知，通过漏极的电荷流向了信号输入端，对输出未造成影响，但是通过源极的电荷累积到了采样电容CH上，导致采样电容上的电压增加，给输出结果带来了一定的误差。沟道电

11、荷向两端输送的电荷比例有着复杂的函数关系，并与源端和漏端的相对电阻大小有关3，考虑最恶劣的情况，假设沟道电荷Q全部累积到了采样电容CH上，由此产生的误差可记为： (4)则通过采样电容输出的电压为： (5)将式（5）分解后可得： (6)考虑NMOS管体效应时，NMOS管的阈值电压VTH不能认为是常数，而是与衬底电压程非线性函数，所以通过公式（6）可知“沟道电荷注入”下你现象对输出信号带来的误差主要为：（1）由1+WLCox/CH带来的增益误差；（2）由-WLVDD/CH带来的直流失调（直流失调是指固定的电压偏移）；（3）由WLCoxVTHCH带来的非线性误差。其中增益误差1+WLCox/CH和直

12、流失调-WLVDD/CH在实际应用中可以通过调节器件宽长比或电容大小来修正，而由体效应引起的非线性误差却无法忽略。如图（5）所示，根据MOS挂的结构特点，在MOS管的栅源两极或者栅漏两极之间存在交叠电容Cgs、Cgd，交叠电容的存在限制了采样电路的精度。图(5) 栅源和栅漏交叠电容Cgs、Cgd带来的时钟馈通效应因为在控制开关开断的过程中，时钟跳变会通过交叠电容Cgs、Cgd耦合到采样电容CH上引起输出信号的电压误差，该现象被称为“时钟馈通”。假设交叠电容Cgs、Cgd固定不变且大小相等，记单位宽度的交叠电容为COV,时钟信号CLK电压为VCLK，则由时钟跳变引起的电压误差为： (7)由公式（

13、7）可知时钟馈通带来的输出电压误差主要由MOS管的交叠电容Cgs、Cgd决定，而与输入信号Vin无关。如图（6）所示，由于MOS管导通电阻Ron的存在采样电路中引入了电阻热噪声。 (a) (b)图(6) 采样电路中热噪声来源（a）开关导通时；（b）开关关断时当MOS管导通截止时，由热噪声带来的电压波动Vn随同输入信号Vin一起保存在电容CH上，给输出信号带来了一定的误差。根据电阻热噪声的理论分析，采样电路中的热噪声可以通过均方根值电压KT/CH来模拟3，可见为了实现低噪声应用，要求采样电容CH足够大，但这样将会增加电路负载且降低了采样速度。四、 采样电路精度的提高措施通过上一小节的理论分析可知

14、：根据限制采样电路精度的三种主要不利机制，发现要提高采样电路的精度必然导致采样电路采样速度的下降，在实际应用中必须折衷考虑采样电路的速度和精度。为了更进一步的曹正采样电路的性能，通过控制MOS管的宽长比W/L和采样电容CH的大小只能实现采样电路速度与精度的折衷。为了在保障采样电路速度的前提下提高采样电路的精度，本文通过采用互补MOS管作为控制开关、在版图设计中增加虚拟开关进一步抑制了MOS管的“沟道电荷注入”和“时钟馈通”现象，同时通过“下极板采样”技术提高了采样电路的精度。针对图（2）所示的互补开关，假设时钟跳变引起互补开关关断，NMOS管M1向输出端注入的电荷量为q1，PMOS管M2向输出

15、端注入的电荷量为q2，由于q1和q2极性相反，要求两部分电荷量能相互抵消时，由公式（3）可知需满足： (8)分析公式（8）可知，电荷量的抵消近限于一种输入电平Vin，对比公式（7），由于MOS管M1和M2的栅源、栅漏两极之间的交叠电容不一致，采用该电路只能消除部分有“时钟馈通”引起的电压误差。在读出电路最终的版图设计中，对于易受到噪声影响的敏感信号电路单元，常常在相应位置添加虚拟器件来保证关键器件工艺环境的一致性以及噪声的消除。如图（7），在采样电路中增加了一个有互补时钟CLK驱动的虚拟开关M2，当采样开关M1关断时，虚拟开关M2导通，由采样开关M1关断时累积到采样电容CH上的电荷就被虚拟开关

16、M2吸收来建立自己的沟道。图(7) 增加虚拟开关来提高电路精度由公式（3）可知，当采样开关M1有一半沟道电荷注入但采样电容CH上时，电荷量为： (9)虚拟开关M2建立沟道所需要的沟道电荷量为： (10)当W1=2W2，L1=L2时，q1=q2，由器件M1注入的沟道电荷可以被器件M2完全吸收。但由于器件M1向源、漏两极注入沟道电荷比例的不确定性，采用该宽长比的器件M2只能消除部分沟道电荷，始终会给输出端带来电压误差。考虑器件M1和M2栅源、栅漏两极之间的交叠电容，其交叠电容与采样电容的等效电路如图（8）所示，当采用数据W1=2W2，L1=L2时，由公式（7）有 (11)有上式可知，当MOS起价的

17、长和宽采用数据：W1=2W2，L1=L2时，荣国交叠电容带来的电压误差被互相抵消了，输出结果将不再受到时钟跳变的影响，进而完全抑制了“时钟馈通”效应。图(8) 器件M1和M2交叠电容等效电路如图（9）所示，在标准集成电路工艺中，一重掺杂的n+区的作为电容器的下极板，一多晶硅层作为电容器的上极板，并在两极板之间生成薄的二氧化硅层作为电容器的电介质。采用该结构，上下极板与P型衬底之间必然存在寄生电容，其中尤其以下极板与P型衬底之间形成的寄生电容Cp最为显著。(a) (b)图(9) 多晶硅-扩散层电容结构(a)电容结构；(b)包含寄生电容Cp的等效电路针对读出电路，当电容C1、C2的下极板与运放op

18、amp3的负向端相连时，必然增加运放opamp3负向端对地的寄生电容，而采用图（10）所示的连接方式，将电容的下极板连接至运放opamp3的输出端，上极板连接至运放opamp3的负向端，可以避免电容器寄生电容Cp对运放输入端的干扰，这种方法称为“下极板采样”技术3，同时采用“下极板采样”技术还可以避免在运放输入端引入衬底噪声，提法哦了读出电路的精度。图(10) “下极板采样”技术中运放与电容的连接综上所述，采用开关电容采样电路可以保证读出0电路具有良好的电压线性度、良好的温度特性、高精度的时间常数3，但由于采用了“互补”MOS管作为控制开关，需要设计相应的数字电路产生控制时序，且要求加速度传感器的输出限号带宽不能超过控制时序的频率。读出电路中存在限制电路精度的“沟道电荷注入”与“时钟馈通”现象，本文将设计相应的电路单元来抑制由此带来的电压误差，同时通过控制器件的宽长比与采样电容的大小来折衷考虑电路的速度与精度。五、 参考文献1.A. Fettweis. Realization of General Network