ubuntu下verilog实现简单“与门”_第1页
ubuntu下verilog实现简单“与门”_第2页
免费预览已结束，剩余1页可下载查看

下载本文档

版权说明：本文档由用户提供并上传，收益归属内容提供方，若内容存在侵权，请进行举报或认领

文档简介

1、ubuntu 下 verilog 实现简单“与门”第一步 搭建环境verilog 有两个比较常用的编译器：1. Icarus Verilog2. VeriWell Verilog Simulatorubuntu 源里面默认的是 Icarus Verilog ， 安装编译器：sudo apt-getinstall verilog然后再安装模拟器，用来查看波形的软件： sudo apt-get installgtkwave这样就 ok 了第二步 写一个简单的与门 and.vmodule add(a, b, c); input a; input b;output c;assign c = a &am

2、p; b; endmodule ok 了，再写一个 testbench,用来测试刚才的与门是否正常工 作:test_and.vtimescale 1ns/1nsmodule test_and;reg a;reg b;wire c;add t(a, b, c);initialbegin$dumpfile(test.lxt);$dumpvars(0, test_add); $dumpvars(0, t.a, t.b, t.c);endinitial begin#10 a = 1; b = 0;#10 a = 0; b = 1;#10 a = 0; b = 0;#10 a = 1; b = 1;#50 $finish;end initial$monitor(a = %d, , a, b = %d, , b, c = %dn, c);endmodule第三步 编译运行和查看波形在命令行下执行：iverilog -o my_and and.v test_and.v执行完后会生成一个名为 my_and 的文件， ./my_and 就能运 行，如图：这个命令跟 gcc 很像，当然后期你也可以用 MakeFile 来写编译依赖关系。vvp -n my_and -lxt2之后就会生成一个 test.lxt 的文件gtkwave test.lxt然后

人人文库> 全部分类> 行业资料 > 信息产业

温馨提示

  • 1. 本站所有资源如无特殊说明，都需要本地电脑安装OFFICE2007和PDF阅读器。图纸软件为CAD,CAXA,PROE,UG,SolidWorks等.压缩文件请下载最新的WinRAR软件解压。
  • 2. 本站的文档不包含任何第三方提供的附件图纸等，如果需要附件，请联系上传者。文件的所有权益归上传用户所有。
  • 3. 本站RAR压缩包中若带图纸，网页内容里面会有图纸预览，若没有图纸预览就没有图纸。
  • 4. 未经权益所有人同意不得将文件中的内容挪作商业或盈利用途。
  • 5. 人人文库网仅提供信息存储空间，仅对用户上传内容的表现方式做保护处理，对用户上传分享的文档内容本身不做任何修改或编辑，并不能对任何下载内容负责。
  • 6. 下载文件中如有侵权或不适当内容，请与我们联系，我们立即纠正。
  • 7. 本站不保证下载资源的准确性、安全性和完整性, 同时也不承担用户因使用这些下载资源对自己和他人造成任何形式的伤害或损失。

最新文档

评论

0/150

提交评论