数字电路章测验

1、第一章 数制与码制测验学号 姓名 一、单项选择、填空题1.两个8421BCD码相加时，需进行加6修正的是（ ） A.相加结果为1001B.相加结果为1011C.相加结果为1000D.相加结果为0110 2.表示一个最大的3位十进制数，所需二进制数的位数至少是（ ）A.6B.8C.10D.12 3.下列码制中，属于无权码的有（ ） A. 8421BCD码B.2421BCD码C. 631-1BCD码D. 8421奇校BCD 4.n位数码全为1的二进制数对应的十进制数为（ ）A.B.C.D. 5. 二进制数(1010.11)2对应的十六进制数是 。6. (362)10对应的8421BCD是 。第一章

2、 数制与码制测验答案一、单项选择、填空题1.B 2.C 3.D 4.C 5.(A.C)16 6.(0011 0110 0010)8421BCD 第一章 数制与码制测验第二章 逻辑代数基础测验学号 姓名 一、单项选择、填空题1.若一个逻辑函数由四个变量组成，则最小项的总数目是（ ）A.4B.8C.12D.16 2.下列等式正确的是（ ）A. B.C. D. 3.下列等式正确的是（ ）A.B.C. D. 4.下列等式正确的是（ ）A.B. C. D. 5.下列逻辑函数中，F恒为0的是（ ）A. B.C. D. 6.n位二进制编码器有 个输出。二、化简逻辑函数。第二章 逻辑代数基础测验答案一、单项选

3、择、填空题1.D 2.B 3.B 4.B 5.C 6.n CD二、AB0001111000101111111101 卡诺图 3分 卡诺圈 3分 2分三、 （5分）cdab00011110000111104个，分别是、。 数量 1分 乘积项形式 4分三、试分析最小项的逻辑相邻项有几个？分别是什么？第二章 逻辑代数基础测验第四章 组合逻辑电路测验学号 姓名 一、单项选择、填空题1.组合逻辑电路中出现竞争冒险的原因是（ ）A.电路不是最简B.电路有多个输出C.电路中存在延迟D.电路使用不同的门电路 2.构成半导体数码管显示线段的元件是（ ）A.灯丝 B.发光二极管C.发光三极管 D.熔丝 3.若电路

4、可能存在1型逻辑冒险，则函数表达式可转化为（ ）A.B. C. D. 4.组合逻辑电路是指任何时刻电路的输出仅由当时的 决定。二、写出图1中的最小项表达式并化简为最简与或式。Y4选1 MUX ABCD 图1三、设A，B，C为某保密锁的3个按键，当A键单独按下时，锁既不打开也不报警；只有当A，B，C或者A，B或者A，C同时按下时，锁才能被打开，当不符合上述组合状态时，将发出报警信息，试列出此保密锁逻辑电路的真值表。第四章 组合逻辑电路测验答案一、单项选择、填空题1.C 2.B 3.B 4.输入二、（10分） 5分 5分三、（5分）进行逻辑规定。设A，B，C为三个按键，按下为1，不按为0。设F和G

5、分别为开锁信号和报警信号，开锁为1，不开锁为0，报警为1，不报警为0。列真值表。根据逻辑规定列真值表如表所示。ABCFG0000000101010010110110000101101101011110第四章 组合逻辑电路测验第五章 触发器测验学号 姓名 一、单项选择题 CPAC1=11J1K1.触发器电路如图1所示，其次态应为（ ）A.B. 图1C. D.2.允许钟控电位触发器发生状态转移的时间段是（ ） A.CP=1期间 B.CP上升沿C.CP=0或CP=1期间 D.CP上升沿或下降沿3.当集成维持阻塞D型触发器的异步置1端时，则触发器的次态（ ）A.与CP和D有关B.与CP和D无关C.只与

6、CP有关D.只与D有关4.要求JK触发器状态由10，其激励输入端JK应为（ ）A.JK0B.JK1C.JK0D.JKl 5.用1级触发器可以记忆的状态数是（ ）A.1 B.2 C.4 D.8二、由或非门构成的基本RS触发器及输入波形如图2所示，试画出、的输出波形。设触发器的初态为0。A S RBABQ图2第五章 触发器测验答案一、单项选择题1.D 2.C 3.B 4.D 5.B 二、ABQ 对应每个跳变边沿的输出 各0.5分第五章 触发器测验第六章 时序电路测验学号 姓名 一、单项选择、填空题1.基于两片74161级联，高位、低位输出分别为、，采用置零法设计模值为十七的计数器，则反馈状态是（

7、）A.0001 0000B.0001 0001 C.0001 0110 D.0001 0111 2.基于两片74160级联，高位、低位输出分别为、，采用清零法设计模值为十七的计数器，则反馈状态是（ ）A.0001 0000 B.0001 0001 C.0001 0110 D.0001 0111 3.基于74161，采用清零法设计模值为六的计数器，则反馈状态是（ ）A.0100 B.0101 C.0110 D.1010 4.基于74161，采用置零法设计模值为十二的计数器，则反馈状态是（ ）A.0100 B.1010 C.1011 D.1100 5.在下列器件中，不属于时序逻辑电路的是（ ）A.

8、计数器 B.移位寄存器 C.全加器 D.序列信号检测器6.同步十六进制计数器的借位，则B的周期和正脉冲宽度分别为（ ）A.16个CP周期和2个CP周期 B.16个CP周期和1个CP周期C.8个CP周期和8个 CP周期 D.8个CP周期和4个CP周期7.同步计数器是指（ ） A.由同类型的触发器构成的计数器 B.各触发器时钟端连在一起，统一由系统时钟控制的计数器C.可用前级输出做后级触发器的时钟的计数器 D.可用后级输出做前级触发器的时钟的计数器8.由10级触发器构成的二进制计数器的模值为（ ）A.10 B.20 C.1000 D.10249.由4级触发器构成的二进制计数器模值为 。第六章 时序

9、电路测验 第1页 共2页10.由4级触发器构成的寄存器可以存入 位二进制代码。 二、两片74161接成图1所示电路，分析该电路的分频比是多少? D3Q3Q2Q1Q0PCP74161(1)T&Q3Q2Q1Q0PCP74161(2)T1QCC11CP1111D2D1D0D3D1D0D2Z图1三、试用74161，用置0法接成一个十三进制计数器，可以附加必要的门电路。D0D1 D2D3Q0Q1Q2Q3PTCP74161QCC第六章 时序电路测验答案一、单项选择、填空题1.A 2.D 3.C 4.C 5.C 6.B 7.B 8.D 9.16 10.4二、（10分）芯片(1)的计数范围为00111001，

10、模值等于7， 4分芯片(2)的计数范围为11001111，模值等于4。 4分级间为异步级联，构成模值等于47=28的计数器。 1分故分频比。 1分三、 （10分）“1”CPD0D1 D2D3Q0Q1Q2Q3PTCP74161QCC起跳状态2分判别电路4分1分1分1分1分&第六章 时序电路测验 第2页 共2页第八章 A/D D/A测验学号 姓名 一、填空题1.在A/D转换器中，已知是量化单位，若采用“舍尾”方法划分量化电平，则最大量化误差为 。2.A/D转换器电路由取样、保持、量化和 电路构成。二、如要求模拟输出电压的最大值为10V，电压的最小变化量为50mV，应选几位的DAC芯片？第八章 A/

11、D D/A测验答案一、填空题1.1 2.编码二、 1分 得 2分故n=8。 1分第八章 A/D D/A测验第九、十章 存储器、PLD测验学号 姓名 一、单项选择题1.GAL16V8中能作为时钟使用的引脚的数量是（ ）A.1 B.2 C.3 D.42.GAL16V8的与阵列中包含的与门个数是（ ）A.8 B.16 C.32 D.643.与阵列可编程、或阵列固定的可编程器件是（ ）A.PROM B.PLA C.PAL D.E2PROM4.用PLA进行逻辑设计时，应将逻辑函数表达式变换成（ ）A.与非与非式 B.异或式 C.最简与或式 D.最简或与式5.术语CPLD表示（ ）A.复杂可编程逻辑器件 B.组合可编程逻辑器件 C.组合可编程局部器件 D.复杂可编程局部器件二、用2564位RAM芯片扩展成5124位RAM，并画出逻辑图（可用少量门电路）。 I/O0 I/O1 I/O2 I/O3 A0 A1 A2 A3 A4 A5 A6 A72