数字电子技术课程设计射击自动报靶器

1、课程设计说明书（小初号字距4磅黑体加黑居中）课程名称： 数字电子技术课程设计 题 目： 射击自动报靶器 学生姓名： 专 业： 班 级： 学 号： 指导教师： 日 期： 年 月 日 射击自动报靶器一、设计任务与要求1、用11个开关信号模拟环数取样信号，分别表示（0、1、2、3、4、5、6、7、8、9、10）环，其中0表示没射中，每次射击完毕后立刻显示环数2、每个人可以射击5次，5次后射击次数自动清零，表示此人不能再射击3、自动统计累计环数并显示4、自动统计中靶次数并显示。二、方案设计与论证从任务与要求可以看出是要实现自动累加和自动显示出成绩，同时还要有达到5次后自动清零的功能，同时还要模拟出0-

2、10这11个信号的显示功能。所以该实验总共需要有优先编码器(防止一次性多次中靶)，加法器，计数器，寄存器，译码器，以及若干门电路。设计方案电路原理框图开关信号模拟环数取样信 号寄存器，对寄存加法器的结果编码器，实现单次射击靶数加法器，对每次射靶数进行相加二进制8421bcd码转换组合逻辑电路脉冲信号脉冲信号计数器，对射中次数进行计数8位bcd码计数器，对射击次数进行计数七段显示译码器设计思路1开关信号模拟环数取样信号选用十一个开关，分别代表打靶成绩：1、2、3、4、5、6、7、8、9、10 环，其中10环用a显示(因为只用一个译码器来显示数字)，每次只有一个开关从高电平变到低电平(用到的芯片都

3、是低电平输入有效)。2编码电路选用74ls148优先编码器，将两个编码器、非门和与非门连接成164线 优先编码器，第一个编码器接8-10三个信号，并接入低电平，使其进入工作状态。 3复位清零电路通过一个接电源的开关连接在对中靶次数进行计数的74ls160的clr端和两个寄存器74ls175的clr端，对中靶次数和总次数进行手动复位清零。4计数器电路计数器电路分为射击次数计数和中靶次数计数两部分。两部分都选用74ls160计数器，射击次数部分用反馈置零法接成5进制计数器，并用十一个开关模拟信号用组合逻辑电路连接成cp脉冲，当第五次射击完成立即清零。中靶次数部分则以优先编码器的四个输出通过组合逻辑

4、电路连接成cp脉冲。5加法电路用6个 74ls183全加器连接成6位串行进位加法器电路(因为5位最大表示的数字是31)。实现对五射击靶数的累加。 6寄存电路用两片74ls175四位寄存器，对加法电路的每次输出结果进行寄存。 7 6位二进制8421bcd码转换电路列出64行的真值表，然后画出8*8卡诺图并化简，写出y1y8逻辑表达式，再化成与非与非形式，最后连接成组合逻辑电路。8显示电路选用七段显示译码器对单次靶数、射击次数、中靶次数、中靶总次数进行显示。三、单元电路设计与参数计算1、开关模拟环数取样信号电路单元设计分析：该部分利用开关来模拟数字电路中的高电平与低电平表示。因此用十一个开关来摸拟

5、高低电平，从而达到了模拟打靶环数的目的。2、优先编码器单电路设计分析：该单元电路用到两片74ls148优先编码器，将第1片的eo接第2片的ei端，则只有当第1片没有编码输入信号时，第2片才能工作，这样就把两片74ls148进行了优先权排队，第1片的优先权高于第2片。由于每片74ls148本身已经对它的8个输入端按优先权高、低进行了排队，所以就形成了164优先编码器。输出最高位则由第1片的gs产生。并送入芯片74ls184优先编码器进行编码，并通过译码器来显示打中靶数的数字。3、计数器和cp脉冲单元电路设计分析：射击次数计数部分的cp脉冲是由十一个开关模拟信号通过组合逻辑电路连接而成的，这个cp

6、脉冲同时也是两个74ls175寄存器的cp脉冲。将计数器用反馈置零法接成5进制计数器，其它没有引脚接相应的高低电平。这样射击次数的功能就实现了。4、加法和寄存单元电路设计分析：加法器电路是由六个74ls183全加器组成的一个四位串行进位加法器电路，其输入为编码器输出的四位二进制数和由寄存器寄存的上一次的射击环数，没用到的引脚则接相应的高低电平。这样就实现了对射击环数的累加。 寄存器部分则用两个74ls175对加法器的每次结果进行寄存，在cp脉冲的每个上升沿寄存器的内容更新一次。5、6位二进制数8421 bcd码转换组合逻辑电路分析：此组合逻辑电路是为了实现6位二进制数到八位8421bcd码的转

7、换，从而显示数字而设计的。比如：6位二制数110001经过这个电路就会转换成0100 1001，从而可以实现用两个七段显示译码器来显示总成绩。设计过程：列出64行的真值表，然后画出8*8卡诺图并化简，写出y1y8逻辑表达式，再化成与非与非形式，(该过程比较复杂，同时也很让人头痛)最后连接成组合逻辑电路。6、复位清零电路 通过一个接电源的开关连接在对中靶次数进行计数的74ls160的clr端和两个寄存器74ls175的clr端，对中靶次数和总次数进行手动复位清零。四、总电路工作原理及元器件清单1总原理图2电路完整工作过程描述（总体工作原理）电路开始工作后，由开关控制输出模拟的环数取样信号，每次输

8、出一组二进制代码，和一个由处理产生的cp脉冲。这组代码经过优先编码器进行编码并输出，然后在七段显示译码器上显示出这次射击的环数。同时统计中靶次数的计数器在以优先编码器输出处理而成的cp脉冲的作用下开始计数，每个下降沿的到来计数加一，当没射中时，则cp脉冲不产生下降沿，从而不加一。而由开关模拟的环数取样信号处理而成的cp信号则直接对统计射击次数的计数器起作用，同样也是每个下降沿来时计数加一。这个cp信号还通过一个非门与两个74ls175寄存器的clk相连，从而控制寄存器内容的更新，每一个上升沿更新一次。 优先编码器产生的四位二进制代码将输入到六位串行进位加法器中，与寄存器所寄存的数相加，相加后的

9、结果就寄存在寄存器中。 寄存器寄存的六位二进制数则输入六位二进制8421bcd码转换组合逻辑电路中，经过转换后输出的8位8421bcd码能过两个七段显示译码器显示。 以上过程重复5次后，由于统计射击次数的计数器被连接成五进制计数器，所以在计数到五时会立即清零。而统计中次数和寄存器不被清零，分别计下了一个选手的中靶次数和总成绩。等到计下成绩后，经手复位清零电路对其进行清零复位。3元件清单元件序号型号主要参数数量备注0-11spdtspace12模拟打靶环数u9、u1074ls160d74ls160d2计数器14-1674ls183d74ls183d6全加器17-1874ls175d74ls175

10、d2寄存器u5 u13 u8u80 u81dcd_hexdcd_hex5七段显示译码器20-7574ls30d74ls40d74ls02d74ls05d74hc32d_4v74ls15d74ls30d74ls40d74ls02d74ls05d74hc32d_4v74ls15d71各种门电路x1x18数字探针门限电压2.5v18检查电路时所需五、仿真调试与分析打开仿真开关，随机拨动开关，始电路开始工作。通过五次输入模拟环数取样信号后，发出总成绩和实际的有时不相同，但是中靶次数不自动清零。因此修改如下：通过反馈信号来使r端为低电平；当射击次数到五时立即清零，统计中靶次数的计数器之所以不被清零是cp

11、脉冲没有连接到该计数器。至于总成绩不对不是加法器有错就是6位二进制数8421bcd码转换组合逻辑电路有问题，但还是有时对有些数的统计还是不对。之后又想起了寄存器是不是有问题,结果发现，确定是寄存器的cp脉冲太快到达了，这样在加法器还没有完成加法的时候就已经更新了，从而出现错误，于是在cp脉冲上接两个非门，让cp脉冲延缓到达，最后能过仿真确认无误。在多次仿真过程中，我觉得有些不是很对，但就是不知道是哪里有问题，最后我发现中靶次数和总成绩不能与射击次数同步清零，如果同步清零的话，在射击五次后不能统计中靶次数和总成绩，因此我为统计中靶次数的计数器和寄存器独立做了一个清零复位电路。现在电路的结构太过复

12、杂，由于我个人能力有限，简化不了，毕竟基础学习得不扎实，没法真正做到很完美，望老师见谅。六、结论与心得 在答辩的过程中，老师问到了很多实现原理以及相关的改进，这都让我感到拓然开朗，同时也意识到了我本身的不足，个人能力毕竟有限，不可能面面俱到，同时也体现了团队的重要性。可以使结果更加趋于完美。在这次设计中遇到了很多实际性的问题，在实际设计中才发现，书本上理论性的东西与在实际运用中的还是有一定的出入的，所以有些问题不但要深入地理解，而且要不断地更正以前的思维，并且多多动手操作，实践才是王道。一切问题必须要靠自己一点一滴的解决，在解决的过程当中就会发现自己在飞速的提升。对于教材管理系统，其理论知识相

13、对而言是比较简单的，主要是讲解一些基本的概念以及一些简单的设计中需要用到的一些基本芯片的排线，各个接口的功能以及整个芯片可以实现的功能，然而程序设计是一个很灵活的东西，它不仅需要你对一些基本芯片的功能的了解，而且还需要你解决问题的逻辑思维能力和创新能力，而且逻辑思维能力和创新能力才是一个设计的灵魂所在。因此在整个设计过程中大部分时间是用在设计是如何实现上面的。很多子功能的实现是可以借鉴书本上的一些基本芯片的功能的，但怎样衔接各个子程序才是关键的问题所在，这需要对系统的结构很熟悉。因此可以说系统的设计是各个子功能协调合并才能够实现的。通过这次课程设计我也发现了自身存在的不足之处，虽然感觉理论上已经有了一定的掌握，但在运用到实践的过