数字逻辑课程设计篮球24秒倒计时

1、各专业全套优秀毕业设计图纸数字逻辑课程设计报告设计题目： 篮球24秒倒计时 院 （系）： 信息工程学院 专 业： 计算机科学与技术 姓名学号: 目 录1.课程设计的目的 2 2.设计任务及要求 3 2.1基本要求 3 2.2 设计任务及目标 3 3.电路设计原理与单元模块 3 3.1 设计原理 3 3.2 设计方案 4 3.3 单元模块 5 3.3.1 8421bcd码递减计数器模块 5 3.3.2 时钟模块 8 3.3.3 辅助时序控制模块 9 3.3.4 译码显示模块 10 4. 实验体会 11 1.课程设计的目的随着信息时代的到来，电子技术在社会生活中发挥着越来越重要的作用，运用模电和数

2、电知识设计的电子产品成为社会生活不可缺少的一部分，特别是在各种竞技运动中，定时器成为检验运动员成绩的一个重要工具。在篮球比赛中，规定了球员的持球时间不能超过24秒，否则就犯规了。本课程设计的“篮球竞赛24秒计时器”，可用于篮球比赛中，用于对球员持球时间24秒限制。一旦球员的持球时间超过了24秒，它自动的报警从而判定此球员的犯规。本设计主要能完成：显示24秒倒计时功能；系统设置外部操作开关，控制计时器的直接清零、启动和暂停/连续功能；在直接清零时，数码管显示器灭灯；计时器为24秒递减计时其计时间隔为1秒；计时器递减计时到零时，数码显示器不灭灯，同时发出光电报警信号等。通过理论设计和实物制作解决相

3、应的实际问题，巩固和运用在数字逻辑中所学的理论知识和实验技能，掌握常用数字逻辑电路的一般设计方法，提高设计能力和实践动手能力，为以后从事电路设计、研发电子产品打下良好的基础。 2.设计任务及要求 2.1基本要求1. 具有24秒计时功能。2. 设置外部操作开关，控制计时器的直接清零、启动和暂停/连续功能。3. 在直接清零时，要求数码显示器灭灯。4. 计时器为24秒递减时, 计时间隔为1秒。5. 计时器递减到零时，数码显示器不能灭灯，同时发出光电报警信号。 2.2 设计任务及目标 1.根据原理图分析各单元电路的功能； 2.熟悉电路中所用到的各集成块的管脚及其功能； 3.进行电路的装接、调试，直到电

4、路能达到规定的设计要求； 4.写出完整、详细的课程设计报告。3.电路设计原理与单元模块3.1 设计原理24秒计时器的总体参考方案框图如图2-1所示。它包括秒脉冲发生器、计数器、译码显示电路、报警电路和辅助时序控制电路（简称控制电路）等五个模块组成。其中计数器和控制电路是系统的主要模块。计数器完成24秒计时功能，而控制电路完成计数器的直接清零、启动计数、暂停/连续计数、译码显示电路的显示与灭灯、定时时间到报警等功能。秒脉冲发生器计数器译码显示控制电路报警电路外部操作开关图2-1 24秒计时器系统设计框图 秒脉冲发生器产生的信号是电路的时钟脉冲和定时标准，但本设计对此信号要求并不太高，故电路可采用

5、555集成电路组成的多谐振荡器构成。 译码显示电路由74hc4511和共阴极七段led显示器组成。报警电路在实验中可用发光二极管和扬声器代替。3.2 设计方案分析设计任务，计数器和控制电路是系统的主要部分。计数器完成24s计时功能，而控制电路具有直接控制计数器的启动计数、暂停连续计数、译码显示电路的显示和灭灯功能。为了满足系统的设计要求，在设计控制电路时，应正确处理各个信号之间的时序关系。在操作直接清零开关时，要求计数器清零，数码显示器灭灯。当启动开关闭合时，控制电路应封锁时钟信号cp，同时计数器完成置数功能，译码显示电路显示“24”字样；当启动开关断开时，计数器开始计数；当暂停连续开关拨在暂

6、停位置上时，计数器停止计数，处于保持状态；当暂停连续开关拨在连续时，计数器继续递减计数。系统设计框图如图2-1所示。篮球竞赛24秒计时器实验电路如图2-2所示。 图2-2 篮球竞赛24秒计时器3.3 单元模块 3.3.1 8421bcd码递减计数器模块计数器选用汇总规模集成电路74ls192进行设计较为简便，74ls192是十进制可编程同步加锁计数器，它采用8421码二-十进制编码，并具有直接清零、置数、加锁计数功能。图2-3是74ls192外引脚及时序波形图。图中up、dn分别是加计数、减计数的时钟脉冲输入端（上升沿有效）。pl是异步并行置数控制端（低电平有效），tcu、tcd分别是进位、借

7、位输出端（低电平有效），mr是异步清零端，d3-d0是并行数据输入殿，q3-q0是输出端。74192的功能表见下表2-1所示。其工作原理是：当pl=1，mr=0时，若时钟脉冲加到up端，且dn=1。 图2-3 74ls192外引脚及时序波形图表2-1 74ls192功能表upplmr功 能1xxxxx00010111清零 零零置数 数加法计数减法计数dn则计数器在预置数的基础上完成加计数功能，当加计数到9时，tcu端发出进位下跳变脉冲；若时钟脉冲加到dn端，且up =1，则计数器在预置数的基础上完成减计数功能，当减计数到0时，tcd 端发出借位下跳变脉冲。由74ls192构成的二十四进制递减计

8、数器如下图2-4所示：图2-4 8421bcd二十四递减计数器其预置数为n=（00100100）= (24)10。它的计数原理是:只有当低位tcd1端发出借位脉冲时,高位计数器才作减计数。当高、低位计数器处于全零,且 dn 为 0 时,置数端pl2 =0,计数器完成并行置数,在 dn 端的输入时钟脉冲作用下,计数器再次进入下一循环减计数。 3.3.2 时钟模块为了给计数器74ls192提供一个时序脉冲信号,使其进行减计数,本设计采用555构成的多谐振荡电路(即脉冲产生电路),其基本电路如图2-5示。其中555管脚图如下图2-6示.由555工作特性和其输出周期计算公式可知,其产生的脉冲周期为:t

9、=0.7(r1+2r2)c。 因此,我们可以计算出各个参数通过计算确定了r4取15k欧姆,r3取68k欧姆,电容取c2为10uf、c1为1nf,.这样我们得到了比较稳定的脉冲,且其输出周期为1秒。图2-5 555多谐振荡电路图 图2-6 555管脚图 3.3.3 辅助时序控制模块为了保证系统的设计要求,在设计控制电路时,应正确处理各个信号之间的时序关系。从系统的设计要求可知,控制电路要完成以下四项功能： 1. “直接清零”开关时,要求计数器灭灯。 2.“启动”开关时,计数器应完成置数功能 , 显示器显示24秒字样 ; 断开“启动”开关时,计数器开始进行递减计数。3.“暂停/连续开关处于“暂停”

10、位置时。 控制电路封锁时钟脉冲信号 cp,计数器暂停计数,显示器上保持原来的数不变，“暂停 / 连续”开关处于“连续”位置时,计数器继续累计计数。4.数器递减计数到零( 即定时时间到 )时,控制电路应发出报警信号,使计数器保持零状态不变,同时报警电路工作。如图2-7所示。 图2-7 光电报警电路当计数到零时,十位计数器q3端瞬间变化0-9-0,形成一个低窄脉冲给辅助时序控制电路,此时扬声器发光二极管发出光电报警信号,完成报警功能,而在递减计数时,辅助时序控制电路接收高电平,不报警。图 2-8 辅助时序控制电路图（时钟信号控制电路） 3.3.4 译码显示模块 此模块主要是由74hc4511译码器

11、和共阴极七段led显示器组成，通过计数器加到译码器，从而实现共阴极七段led显示器从24递减到零的计数显示功能。74hc4511是七段显示译码器，其管脚图如下图2-9所示。现将各管脚功能介绍一下：a、b、c、d是bcd码的输入端；qa、qb、qc、qd、qe、qf、qg是输出端；试灯输入端：低电平有效。当0时，数码管的七段应全亮，与输入的译码信号无关。本输入端用于测试数码管的好坏；动态灭零输入端bi：低电平有效。当1、bi0、且译码输入为0时，该位输出不显示，即0字被熄灭；当译码输入不全为0时，该位正常显示。 图29 74hc4511译码器4. 实验体会本次课程设计是本人到目前为止觉得最有意义

12、也是收获最大的一次实习。身为信息工程系的学生，设计是我们将来必需的技能。而这次课设恰恰给我们提供了一个应用自己所学知识的平台。在本次课程设计中，我对74hc4511、74ls192、555等芯片加深了了解，和巩固了对它们的使用，对于数字、模拟电路的综合运用有了更深一步理解，为以后的电路分析和设计奠定了一定的基础。提高实践动手能力。大学中许多的时间都是在学习理论知识，很少参与时间中去，课程设计给我们提供了一个宝贵的机会，理论用语实践，从设计，仿真，每一步的进行，都会带来受益非浅的实际操作训练，许多的实践经验是我们在课本上学不到的，必须经过这样严格的自己动手，才会从中体会出设计成果的喜悦。理论知识总是要用