微处理器系统原理与嵌入式系统设计期中考试题选

1、1无符号二进制数左移一位，则数值（ A ）。A 、增大一倍 B 、减小一倍C、增大10倍D、不变2执行两个补码数的减法时，对产生溢出的正确叙述为（ D ）。A 、结果的最高位有借位则产生溢出B、 结果的符号位为 0则产生溢出C、 结果的符号位为 1则产生溢出D、 结果与被减数的符号位相反，但与减数的符号位相同，则溢出3遵循“程序存储与控制原理”的计算机属于（ A ）机。按其思想，计算机将要执行的程序（包括代码和数据）应安排在计算机的（B ）部件中。 A冯诺依曼B图灵C规约 D数据流 A硬盘B内存C寄存器 D端口4以下对于RISC机器来说正确的是（D ）。A、指令编码不等长 B、寻址方式多C、不

2、能访问存储器 D、运算类指令只使用寄存器5某微处理器的结构之所以称为超标量结构，是因为该微处理器（B ）。A、不仅能进行32位运算，也能进行 64位运算B、内部含有多条指令流水线和多个执行部件C、 数据传输速度很快，每个总线周期最高能传送4个64位数据D、 芯片内部集成的晶体管数超过100万个，功耗很大6 微处理器地址总线宽度为 32 位，则其内部数据总线的宽度（ D ）。A、16位B、 32位C、64位D、与地址总线没有必然联系7下面关于Cache的描述中正确的是（A）。A、Cache中存放的是主存储器中一部分信息的映像B、用户可以直接访问 CacheC、片内Cache要比二级 Cache的

3、容量大得多D、二级Cache要比片内Cache的速度快得多8通常把用符号表示计算机指令的语言称为（B ）,计算机能真正执行的是（A）。A、机器语言B、汇编语言C、高级语言 D、仿真语言9计算机系统中的四级存储器，其存取速度从高到低的顺序是（C ）。A、主存储器，Cache，寄存器，辅存B、快存，主存储器，寄存器，辅存C、寄存器，Cache，主存储器，辅存D、寄存器，主存储器， Cache，辅存10计算机通常用 MB （兆字节）作为主存容量的计量单位，这里1MB等于（B ）字节。A、 210B、 220 C、 230D、 10611 程序计数器 PC 通常用于存放（ D ）。A、数据B、指令C、

4、正在执行的指令地址 D、待取指的指令地址12微处理器内部标志寄存器的主要作用是（ C ）。A、检查当前指令执行的正确与否B、纠正当前指令执行的结果C、产生影响或控制某些后续指令所需的标志D、决定CPU是否继续工作A、 1B、 10C、 10021 下列各种方式的数据传输过程中，无需A、无条件B、查询 C、DMAD、 1000CPU 执行指令的方式是（ C ）传输。D、中断A ）总线相连。13指令寻址方式通常是指寻找（B ）的方式。A 、操作码B 、操作数C、 I/O 端口 D 、内存单元14以下主存设计中属于计算机系统结构考虑的是（C ）。A、采用MOS还是TTL B、采用单体还是多体交叉C、

5、容量和编址方式D、频宽15总线是一种（A），由系统中各部件所共享，在（C）的控制之下将信息准确地传送给（E）。A、公共信号通道 B、专用地信号连线C、主设备D、中断源E、从设备F、信号源16 在外设接口中，状态寄存器的作用是存放（ C）。A、CPU给外设的命令B、外设给CPU的命令C、外设的工作状态D、CPU的工作状态17为提高主存的访存速度和性价比，应（A）A、引入cache存储器B、直接提高主存速度C、引入虚拟存储器 D、主存采用多体结构18 下面关于总线的叙述中，错误的是 （C）。A、总线位宽指的是总线能同时传送的最大数据位数B、总线标准是指总线传送信息时应遵守的一些协议与规范C、PCI

6、 总线不支持突发成组传送D、总线带宽是指单位时间内总线上可传送的最大数据量19计算机系统中，一个外设的接口至少应具备一个（A ）端口，最多可以有（D）个端口。 A、数据B、状态C、控制D、其他 A、1B、3C、6D、不定20若定时/计数器8253某通道的输入时钟为 1MHz，则该通道在 BCD码计数方式下的最大 定时时间为（ B ）毫秒。22 74138译码器通常用于产生片选信号，其译码输入端应与系统的（A、地址 B、数据 C、控制D、串行23按总线共享原则，为避免信号逻辑的混乱和器件的损坏，（D） 一个以上的输出引脚共享一条信号线。A、禁止 B、允许C、当引脚较少时允许 D、当输出引脚有三态

7、功能时允许24 构造一个 40 键的矩阵键盘，最少需要（ B ）条 I/O 线。A、 12B、 14C、 20D、 4025通常寄存器直接寻址方式下的操作数就在（A）中。A、指定寄存器B、寄存器所指的存储单元C、栈顶单元D、栈底单元26计算机系统中，给 1个输入数据端口和 1个输出数据端口分配同一个地址后（ C）。 A、在输出时会出现问题 B、在输入时会出现问题 C、不会出现问题 D、根本不能用 27 下图所示半导体存储芯片的容量为（ C）。A0-A11CSRDWR0D、段线并联接地B ）。D、根本不能用D ）。D0-D3VCCGNDA、1KX4B、1KX8C、2KX4 D、2KX828设异步

8、串行接口电路中波特率因子为64,则接收端在确定起始位后应每隔（ D）个时钟周期对串行数据接收线采样一次。A、 8B、 16C、 32D、 6429 CPU对存储器或I/O端口完成一次读/写操作所需的时间称为一个（B）。A、指令周期B、总线周期C、时钟周期D、传输周期30某显示器最高分辨率为1024X 768、24位真彩，其所需最小缓存是（ C）。A、1MB B、2MBC、3MB D、4MB31与存储器映像编制方式相比，I/O端口的独立编址方式具有（B）特点。A、 地址码较长 B、需专用的I/O命令C、只需存储器存取指令D、译码电路较简单32计算机系统中软硬件在逻辑上是等效的，提高软件功能实现的

9、比例将会（B）。A、提高解题速度B、提高系统灵活性C、增加成本D、减少所需存储容量33计算机系统中，中断向量通常是指（A ）。A、中断服务程序的入口地址B、中断的优先级 C、中断发生的先后顺序 D、中断的类型编号34以下对动态RAM描述正确的是（C）。A、速度高于静态 RAMB、不需要刷新电路 C、集成度高于静态 RAM D、一般用于存放程序代码35. 微机系统中，地址锁存器的输出信号的特性是（B ）。A :单向双态B :单向三态C:双向双态D :双向三态36. 若某CPU具有4GB的寻址能力，则该 CPU的地址总线宽度为（ C ）。A : 64 B: 36 C : 32D : 2437. 微

10、处理器与外设传送数据的过程中，可只由硬件完成而不需要软件支持的传送方式是（D ）。A、无条件 B、查询C、中断D、DMA38. 共阴数码显示屏中各LED管的（B）。A、位线并联接正电源B、位线并联接地C、段线并联接正电源39. 若某系统中一个输入端口和一个输出端口占用同一地址，则（A、输出时会出现问题B、不会出现问题 C、输入时会出现问题40. 若11001110为8位二进制补码数，则该数的十进制真值为（A. +206B. -206 C. +50 D. -5041. CPU的字长通常与其（C ） 一致。A 寄存器个数 B . IO端口数C.数据线宽度D.地址线宽度42. 8位二进制补码定点整数

11、能表示的数值范围是（A）。A、 128 +127B、 127 +127C、 0+127D、 0+2551 简述冯诺依曼型计算机“程序存储和程序控制”原理的实质。（4分）答：“程序存储和程序控制”是冯 诺依曼型计算机的基本工作原理，它从本质上描述了这类 计算机的工作过程，即：程序预先存放在存储器中， CPU 自动地从存储器中取出指令，并 分析和执行指令，然后再取下一条指令，如此周而复始。2. 什么是总线？微机中典型的三总线是什么？微机系统采用总线结构有哪些优点？（6 分）答：总线通常是指系统与系统之间、 系统各模块之间或模块内部各部分之间用来传送信息的 公共通路。 （ 2 分）微机中典型的三总线

12、包括数据总线、控制总线和地址总线。（2 分）采用总线结构，微机系统的构成更加方便，并且具有更大的灵活性和更好的可扩展 性、可维修性。（ 2 分）3. I/O端口的编址方式有哪两种？PC机采用的是哪种方式？这种方式有什么优缺点？（ 7分）答： I/O 端口通常有存储器映像编址和独立编址两种编址方式。（2 分） PC 机采用的是独立编址方式。 这种编址方式的优点是存储器可寻址空间和 I/O 端口可寻址空间都比较大， 只取 决于 CPU 地址总线的宽度； 缺点是需要不同的指令和控制信号来区分 CPU 发出的是存储单 元地址还是端口地址，因此系统相对比较复杂。4试说明I/O接口和CPU以及外设之间的传送的信息各有什么特点？I/O 接口与 CPU 的信息连接有数据信息（经数据总线） 、地址信息（经地址总线）和控制信 息（经控制总线） ，即三总线连接； I/O 接口与外设的信息连接有数据信息（经数字端口） 、 控制信息（经控制端口）和状态信息（经状态端口） ，即三信息连接。5试比较同步、异步以及半同步并行总线各自的特点。 （5分）采用同步总线协议时， 系统控制简单， 便于电路设计且适合高速运行； 缺点是如果系统中设 备