三极体及基本三极体电路

1、( 參)三極體電路之一般應用 (Section 10.5) 一般而言，大都用作訊號放大或者邏輯運算 實用的邏輯電路即由下列之基本元件組合建構而成AND Gate VO =VS1 VS2BE介面01Low = 0 High = 1 Transistor on Transistor and satirated off vCE=V* vCE=VCCVCCOR Gate VO =VS1 VS2基本邏輯電路CVO = VS38訊號放大之操作電路操作之目的 對輸入訊號進行電壓或電流的存真放大【即是將訊號放大且保持訊號的形狀】- 譬如右圖，輸入訊號係指 vs（或 is） 而輸出訊號則為 vo（ 或 io）-

2、 訊號之存真放大是指 vo hVvs（或 io hI is），其中 hV 及 hI 為 常數並分別稱為電路之電壓放大率及電流放大率-以範例 3.1 之例， ic 0.08cos（ t） A而 is 4cos（ t） mA因此 hI ic /is 20。另外 vs cos（ t）V 而且 RC 290 ， 因此 vo icRC 23.2VhV vo /vs 23.2電路操作之特色放大器電路 iC+C iB s RBsrvsVBB 輸入訊號從 BE 介面進入電路，因此 BE 迴路稱為輸入迴路，而輸出訊號則為電路負載的電壓 （ 或電 流） 。由於電路的負載皆置於 CE 迴路，因此 CE 迴路稱為輸出

3、迴路 。 輸入訊號及輸出訊號皆為連續之時間函數 （ 相對地，邏輯運算電路的輸入及輸出訊號都只有雙值 ） 因此不論是 BE 介面或 CE 介面都將工作在一個區域 （下圖 ）（ 相對地，邏輯電路則只工作在兩個點 ） 為了訊號的存真， BE 介面或 CE 介面都必須工作在線性區 （ 下圖 ）工作區Load lineDCLoad lineACFiB BE介面iBQiCxBiCQVBvBBEVCE介面載線 iQ載線 iC輸出迴路輸入迴路 CBrs RB ivCE VCC vCEVBBisBEEiC訊號放大電路之一般分析如範例 3.1 藉由將 BE 介面及 CE 介面都設計成在線性區工作，然後利用等效電路

4、來分析跟求解39訊號放大電路之重點介面工作區域的決定 BE 介面的工作區域由 VBB 、 RB及輸入訊號的大小 (即vs(t)的振幅)所決定，而 CE 介面的工作區 域則由VCC 、 RC 、 RE及iC的擺動範圍 (即ic(t)的振幅)所決定(下圖)正常 BE迴路vsiB交流負載線直流負載線 vBE VBBBEsIBCis sRBBEIVBB RE放大器電路CrsvsVBB太小 iBVF工作區VF失 VBB 真VBB失真RB太大 iBCE迴路飽和區RCvCEICiC 負載太大 失 真 iCiC VCC太小 失真工作區QCC失真QvCEiCVCC VCE 必須設計 BE 迴路的VBB 、 RB

5、跟CE 迴路的VCC 、 RE以使得工作區的 Q點位於適當的地方 RC 通常為一個設定的負載而 ic (t)的振幅也是由機具的性質所預估設定，都不能隨意變動 增加VBB( VCC )將可使 BE(CE)介面的工作區右移，從而保持工作在線性區，但副作用為： (1) 增加VBB將增加 I BQ (及ICQ )而增加VCC則將增加 VCEQ ，這些都將增加功率浪費 (2) 增加VCC同時代表 CE 介面的逆偏壓增加，這將須要提高三極體的耐壓度 (即價格) 這個VBB、 RB 、 VCC 、 RE 、等的設計就稱為放大器電路的 偏壓設計40訊號放大率的決定 訊號放大乃透過 iCiB,1的電流放大來達成

6、。實際的放大率視 RB, RE, RC及VCC的值 以範例 3.1 的電路為例：範例 3.1： RB250 ,RE10, RC290, VCC80V ,VBB3V ,101, VF 0.75V , V* 0, rs 50 , vs cos( t) 原來的解： iCQ 0.18A、ic 0.08cos( t) AiCmax 0.26 Avs cos( t)V vo icRC 23.2V hV vo /vs 23.2（A） 若RC由290 改為450 ，但保持ic不變，則 vo將成為36 cos（ t） V ，而放大率 hV也將增至 36 但增加 RC 將使 CE 迴路的負載線左斜 （ 下圖藍色負

7、載線 ），而使得 電路的 CE 介面工作在飽和區（ i C的輸出變為失真的藍色線）。 要讓 CE 介面脫離飽和區 ，須將左斜的負載線右移 （ 即增加 VCC）， 由右中圖， VCC至少須增加至 120V （右圖紅線）CE= 這個 VCC 也可由公式 VCC ZDC iCmax V* 求得= 結論：增加 RC將增加放大率，但須同時加大 VCC，41（B） RC維持290 但RE降為7.5 。根據附錄三， BE 迴路的交 流負載為 ZABCE 800 ib 8005 6vsicib 129vs 此時 iC 擺動範圍變大為右圖紅色線，原有的負載線（右圖灰 色線）將與 iC特性線（紅色）交於飽和區，輸

8、出訊號仍將失真。 = 注意 iBQ也同時被增大了 （因為 RE降低）要讓 CE介面脫離飽和區，只有增加 VCC 來將負載線右移，由 右 圖估計，必須將VCC增加至約 100V （右圖紅色負載線 ） 所須之 VCC 也可由公式以解析的方式計算如下： ? 這次， ? 另外， ZDBCEic增加為 129vs 0.1cos( t)A 由於 RE降為7.5 ，因此 BE 迴路之直流負載為RBRE 1000? 因此 iBQ變為 iBQ (VBB VF ) / ZDBCE 2.25 mA? 因此iCQ變為0.225 A ，因此 iCmax 0.325 A? 又ZDCCE RC RE 297.5 ，根據VC

9、C ZDCCE iCmax V* 須要VCC 97V ，取VCC 100V此時 vo icRC 51890 ，而放大率 hV增至51890 30.5 23.2=結論 ： 降低 RE 亦將增加放大率，但也須同時加大 VCC 。總結放大器電路的設計重點 VBB 、 RB與RE必須配合 RC、VCC跟vs以使得 BE 介面跟 CE介面永遠工作在線性區。 這個 VBB 、 RB 、 VCC 、 RE 、等的設計就稱為放大器電路的 偏壓設計 所有介面的工作範圍都以電路的直流解 （Q 點）為中心，因此 電路的偏壓設計即是 Q 點的設計，也即是 電 路的直流 設計。 由於 CE 迴路為負載工作的迴路，因此

10、放大器電路的偏壓設計，大都從選擇一個適當的 CE迴路（Q 點） 為起點，而以 VBB 跟 RB 的決定為完成。42附錄三： BE 偏壓之實際設計】理論上， BE 迴路的偏壓電路由 RB跟VBB所組成 （ 右圖上 ）： 實際上，一個三極體電路不可能使用兩個獨立電源。- 在真實的電路裡， RB及VBB 乃是透過 VCC跟分壓電阻 R1及R2來實現 （右圖下 ）-換言之， RB及VBB其實只 VCC跟分壓電阻 R1及 R2在BE 迴路的戴維寧等效電路 （ 下圖）。- 對照下圖， RB及VBB跟R1, R2及VCC的關係如下：VBBR2R1 R2VCCRBR1R2R1 R2R1 VVCBCB RB 及R2RB1 VBB /VCC在設計 BE 迴路的時候，我們乃是先根據右上