数字逻辑设计及应用习题_3章_第1页
数字逻辑设计及应用习题_3章_第2页
数字逻辑设计及应用习题_3章_第3页
数字逻辑设计及应用习题_3章_第4页
数字逻辑设计及应用习题_3章_第5页
已阅读5页,还剩13页未读 继续免费阅读

下载本文档

版权说明:本文档由用户提供并上传,收益归属内容提供方,若内容存在侵权,请进行举报或认领

文档简介

1、数字逻辑设计及应用习题数字逻辑设计及应用习题第三章第三章通信与信息工程学院通信与信息工程学院DSP教研室教研室范玉衡、钟阳范玉衡、钟阳u 习题习题3.1(a)0.0v-0 (b)0.7v-0(c)1.7v-1 (d)-0.6v- probably 0(e)1.6v-undefined (f)-2.0v- probably 0(g)2.5v-1 (h)3.3v- probably 1u 习题习题3.5 ABF=A+B0010011110111101u 习题习题3.74 4个晶体管,其中个晶体管,其中2 2个个NMOSNMOS、2 2个个PMOSPMOSVDD = +5.0VZABu 习题习题3.

2、9对于给定的硅面积,对于给定的硅面积,CMOS 与非门要比与非门要比CMOS 或非门或非门速度要快。速度要快。因为因为CMOS 与非门中为两个与非门中为两个PMOS 并联,两个并联,两个NMOS 串联。串联。而而CMOS 或非门中为两个或非门中为两个NMOS 并联,两个并联,两个PMOS 串联,又串联,又由于由于N 沟道的导通电阻比沟道的导通电阻比P 沟道的导通电阻低,综合可以得出沟道的导通电阻低,综合可以得出对于给定的硅面积,对于给定的硅面积,CMOS 与非门要比与非门要比CMOS 或非门速度要或非门速度要快。快。VDD ZABNANDVDDZABNORu 习题习题3.16 CMOS反相器所

3、用的晶体管数少。反相器所用的晶体管数少。因为因为CMOS非反相器为非反相器为2个个CMOS反相器串反相器串联组成,且联组成,且CMOS反相器是逻辑门中用门最反相器是逻辑门中用门最少的。少的。u 习题习题3.23Sourcing CurrentSinking Current:电流从电源流经负载、电流从电源流经负载、再流入器件端口,再输出到地。再流入器件端口,再输出到地。Sourcing Current:电流从电源流入器件端电流从电源流入器件端口,再经负载到地。口,再经负载到地。规定流出器件电流为正,流入器件电流为规定流出器件电流为正,流入器件电流为负。负。u 习题习题3.37施密特触发反相器的两

4、个阈值电压之差施密特触发反相器的两个阈值电压之差称为滞后(称为滞后(hysteresis)。)。故其滞后为:故其滞后为:1.7 1.2 0.5( )TTVVVVOUTVIN5.01.21.75.0Input-Output Transfer Characteristic(电压传输特性电压传输特性)VT+VT-u 习题习题3.39有利有利不利不利大上拉电阻大上拉电阻 功耗降低,增大低功耗降低,增大低态噪声容限态噪声容限时间常数增加时间常数增加小上拉电阻小上拉电阻 增大高态噪声容限,增大高态噪声容限,时间常数减小时间常数减小功耗增加功耗增加ABZVCCVCCR 上拉电阻上拉电阻u 习题习题3.47需

5、要需要n个二极管个二极管ABD1D2RVCCYDiode AND GateDiode AND Gate( ( 二极管与门二极管与门 ) )u 习题习题3.49扇出:是指该门电路在不超过其最坏扇出:是指该门电路在不超过其最坏情况负载规格条件下,能驱动的输入情况负载规格条件下,能驱动的输入端个数。端个数。门电路的总扇出是高态扇出和低态扇门电路的总扇出是高态扇出和低态扇出中的较小值。出中的较小值。u 习题习题3.49(a a)74LS74LS驱动驱动74AS74AS(b b)74LS74LS驱动驱动74F74F/|8/0.5| 16/|400/ 20|20mAmAuAuA OLmaxILmaxOHm

6、axIHmax低态扇出: II高态扇出: II总扇出min(高态扇出,低态扇出)16所以高态剩余驱动能力:(2016) 20uA=80uA/|8/0.6| 13/| 400/20| 20mAmAuAuA OLmaxILmaxOHmaxIHmax低态扇出: II(下取整)高态扇出: II总扇出min(高态扇出,低态扇出)13所以高态剩余驱动能力:(2013) 20uA=140uAu 习题习题3.56噪声门限:多大的噪声会使最坏输出电噪声门限:多大的噪声会使最坏输出电压被破坏得不可识别。压被破坏得不可识别。HIGH State Noise Margin : (VOHmin-VIHmin)LOW S

7、tate Noise Margin : (VILmax-VOLmax)VDDVoutHIGHVOHminVSSLOWVOLmaxVDDHIGHVIHminVSSLOWVILmaxVinNoise MarginNoise Marginu 习题习题3.56(a)(a)74HCT驱动驱动74LSIO 0.471.84vvLmaxLmaxOHminIHmin低电平噪声容限: V-V高电平噪声容限: V-VAbnormalVOLmax0.33VILmax0.8VIHmin2.0VOHmin3.84u 习题习题3.56(b)74VHCT驱动驱动74SIO 0.30.7vvLmaxLmaxOHminIHmi

8、n低电平噪声容限: V-V高电平噪声容限: V-VAbnormalVOLmax0.5VOHmin2.7VIHmin2.0VILmax0.8u 习题习题3.57(a)74HCT(a)74HCT驱动驱动74LS74LS低态扇出低态扇出: IOLMAX/IILMAX=4mA/0.4mA=10: IOLMAX/IILMAX=4mA/0.4mA=10高态扇出:高态扇出:IOHMAX/IIHMAX=400mA/20IOHMAX/IIHMAX=400mA/20A =200A =200总扇出总扇出minmin(高态扇出,低态扇出)(高态扇出,低态扇出)=10=10高态剩余驱动能力高态剩余驱动能力: : (200-10) (200-10)* *20A=3800A20A=3800Au 习题习题3.57(b)74VHCT(b)74VHCT驱动驱动74S74S低态扇出低态扇出: IOLMAX/IILMAX=8mA/2mA=4: IOLMAX/IILMAX=8mA/2mA=4高态扇出:高态扇出:IOHMAX/IIHMAX=8mA/50IOHMAX/IIHMAX=8mA/50A=160A=160总扇出总扇

温馨提示

  • 1. 本站所有资源如无特殊说明,都需要本地电脑安装OFFICE2007和PDF阅读器。图纸软件为CAD,CAXA,PROE,UG,SolidWorks等.压缩文件请下载最新的WinRAR软件解压。
  • 2. 本站的文档不包含任何第三方提供的附件图纸等,如果需要附件,请联系上传者。文件的所有权益归上传用户所有。
  • 3. 本站RAR压缩包中若带图纸,网页内容里面会有图纸预览,若没有图纸预览就没有图纸。
  • 4. 未经权益所有人同意不得将文件中的内容挪作商业或盈利用途。
  • 5. 人人文库网仅提供信息存储空间,仅对用户上传内容的表现方式做保护处理,对用户上传分享的文档内容本身不做任何修改或编辑,并不能对任何下载内容负责。
  • 6. 下载文件中如有侵权或不适当内容,请与我们联系,我们立即纠正。
  • 7. 本站不保证下载资源的准确性、安全性和完整性, 同时也不承担用户因使用这些下载资源对自己和他人造成任何形式的伤害或损失。

评论

0/150

提交评论