数字抢答器的设计及原理毕业设计

1、数字抢答器的设计及原理数字抢答器的设计及原理摘 要随着计算机技术的高速发展,数字电路以其自身的特点,已广泛应用于各个领域.在知识竞赛中,特别是做抢答题目的时候,靠视觉是很难判断出哪组先抢答成功.本次设计的抢答器目的就是解决这些问题.整体的电路可以分为两部分：第一部分是抢答电路,第二部分是定时、报警电路.抢答器具有锁存与显示功能；定时、报警电路不仅可以对抢答及回答问题的时间进行定时,而且即使两组的抢答时间相差几微秒,也可分辨出哪组优先答题.整个电路按单元分可分为编码单元,锁存单元,加法器单元,设定抢答时间单元,和译码单元五个部分.本设计对各单元所需的元器件进行了详细的介绍,并附上了电路图,最终完

2、成了设计目的.关键词：抢答器；数字电路；定时；译码；锁存abstract with the rapid development of computer technology, digital circuit with its own characteristics has been widely used in various fields. and in the knowledge competition, especially when do vies to answer first subject, it is difficult to judge by visual out which

3、 section first vies to answer first success. the design of the purpose is vies to answer first to solve these problems. the whole circuit can be divided into two parts: the first part is vies to answer first circuit, the second part was the timing, alarm circuit. vies to answer first instruments hav

4、e lock to save and display; timing, alarm circuit can not only to vies to answer first and answer problem of time for timing, and even if the two groups of vies to answer first time is a few microseconds, also can distinguish which group of preferred the answer. the whole circuit as a unit points ca

5、n be divided into coding units, lock cds yuan, adder unit, set vies to answer first time unit, and decode unit of five parts. the design of each unit required components is introduced in detail, and attach the circuit diagram, eventually completed the design purpose. key words: vies to answer first

6、device; digital circuit; timing; decoding; lock to save目 录1 引言.12 设计任务目的及要求.12.1 设计目的.12.2 设计要求.13 工作原理及设计方案.23.1 原理框图.23.2 设计思路 .33.3 设计流程图 .33.4 设计方案 .44 单元电路设计与实现.54.1 编码单元.54.2 锁存单元.64.3 加法器单元.74.4 设定抢答时间单元.84.5 译码单元.94.6 秒脉冲电路.94.7 报警电路.105 选用 74 系列芯片实现的理由：.116 实验工具.117 接线要求.118 改进设想及建议.129 实验结

7、果.1210 心得体会.12参考文献.13致谢.1411 引言数字技术是当前发展最快的学科之一,随着当代社会的科学技术的发展,数字微电子技术和半导体制造工艺的进步, 数字逻辑器件已从 20 世纪 60 年代的小规模集成电路(ssi)发展到目前的中、大规模集成电路(msi,lsi)及超大规模集成电(vlsi),特别是用于数字电路或数字系统的可编程逻辑器件.目前数字电子技术已经广泛地应用于计算机、自动控制、电子测量仪表、电视、雷达、通信等各个领域.例如在现代测量技术中,数字测量仪表不仅比模拟测量仪表精度高,功能高,而且容易实现测量的自动化和智能化.随着集成技术的发展,尤其是中,大规模和超大规模集成

8、电路的发展,数字电子技术的应用范围将会更广泛地渗透到国民经济的各个部门,并将产生越来越深刻的影响.特别是“信息高速公路”（information superhighway）时代.在许多比赛活动中,为了准确、公正、直观地判断出第一抢答者,通常设置一台数字电子抢答器,通过数显、灯光及音响等多种手段指示出第一抢答者,记分、犯规及奖励记录等多种功能.该设计就是针对上述各种要求设计出的供数名选手参赛使用的数字式竞赛抢答器.在此次课程设计中由于时间和条件的问题.我们应用我们所学的数字电路作为基础来设计一个以中小规模的组成的电子抢答器.抢答器主要用于选手做抢答题时,选手进行抢答,抢到题的选手来回答问题.抢答

9、器不仅考验选手的反应速度同时也要求选手具备足够的知识面和一定的勇气.选手们都站在同一个起跑线上,体现了公平公正的原则.2 设计任务目的及要求2.1 设计目的 通过课程设计,对数字逻辑的基本内容有进一步的了解,特别是时序逻辑电路的设计.能把学到的数字逻辑理论知识进行实践,操作.在提高动手能力的同时对常用的集成芯片有一定的了解,在电路设计方面有感性的认识.而且在进行电路设计的时候遇到问题,通过独立的思考有利于提高解决问题的能力.在经过课程设计后,更明白数字逻辑电路设计的一般方法,以及在遇到困难怎么排除问题.2.2 设计要求 我选择的课程任务是设计一个 8 位数字抢答器. 设计要求包括：2 1. 抢

10、答器同时供 8 名选手或 8 个代表队比赛,分别用 8 个按钮 s0 s7 表示. 2. 设置一个系统清除和抢答控制开关 s,该开关由主持人控制. 3. 抢答器具有锁存与显示功能.即选手按动按钮,锁存相应的编号,并在优先抢答选手的编号一直保持到主持人将系统清除为止.4. 抢答器具有定时抢答功能,且一次抢答的时间由主持人设定（如,30 秒）.当主持人启动开始键后,定时器进行减计时. 5. 参赛选手在设定的时间内进行抢答,抢答有效,定时器停止工作,显示器上显示选手的编号和抢答的时间,并保持到主持人将系统清除为止. 6. 如果定时时间已到,无人抢答,本次抢答无效,系统通过一个指示灯报警并禁止抢答,定

11、时显示器上显示 00.3 工作原理及设计方案抢答器是为竞赛参赛者答题时进行抢答而设计的一种优先判决器电路,竞赛者可以分为若干组,抢答时各组对主持人提出的问题要在最短的时间内做出判断,并按下抢答按键回答问题.当第一个人按下按键后,则在显示器上显示该组的号码,同时电路将其他各组按键封锁,使其不起作用.回答完问题后,由主持人将所有按键恢复,重新开始下一轮抢答.抢答器具有定时抢答功能,且每次抢答的时间可以由主持人设定（如 30 秒）.当主持人启动开始键后,定时器进行减计时. 参赛选手在设定的时间内进行抢答,抢答有效,定时器停止工作,显示器上显示选手的编号和抢答的时间,并保持到主持人将系统清除为止.如果

12、定时时间已到,无人抢答,本次抢答无效,系统通过一个指示灯报警并禁止抢答,定时显示器上显示 00.因此要完成抢答器的逻辑功能,该电路至少应包括输入开关、数字显示、判别组控制以及组号锁存等部分.3.1 原理框图3 图 1 原理框图3.2 设计思路 1. 抢答器供 8 名选手比赛,分别用 8 个按钮 s0 s7 表示.这个功能只需要通过管脚分配把按钮分配到实验版上的拨动开关 sw0 到 sw7,让每个选手拨动开关后产生相应的信号就可以了.不同的选手拨动按钮发出信号通过 74ls148 编码器进行编码,编码后输出信号进行下一步的译码和锁存. 2. 设置一个系统清除和抢答控制开关 s,该开关由主持人控制

13、.在这里首先通过管脚分配把开关 s 分配到相应一个拨动开关,这个就是开关 sw16.该开关联到相应的线路,这个线路通过与非门连接其他信号,从而达到清零的功能. 3. 抢答器具有锁存与显示功能.即选手按动按钮,锁存相应的编号,并将优先抢答选手的编号一直保持到主持人将系统清除为止.74ls373 具有锁存功能,可以在一个选手按下按钮后进行锁存,其他的选手不能再抢答.锁存相应的编号时,由于编码器编的是从 0 到 7,如果 0 号选手抢答,与清零的时候可能造成混淆,所以要加上加法器,对编码器的 0 到 7 都加上 1.加法器是用 74ls83,这样在后面的 74ls47译码器上就可以显示 1 到 8

14、的号码. 4. 抢答器具有定时抢答功能,且一次抢答的时间由主持人设定（如,30 秒）.当主持人启动开始键后,定时器进行减计时.74ls192 具有减法功能,通过使用74ls192 可以对设定的时间进行自减,只需要给定 74ls192 秒脉冲就可以.同时74ls192 结合 74ls47 可以对所设定的抢答时间和选手抢答的时间显示出来. 5. 参赛选手在设定的时间内进行抢答,抢答有效,定时器停止工作,显示器上显示选手的编号和抢答的时间,并保持到主持人将系统清除为止.选手进行抢答,通过编码器,锁存器,加法器,译码器等显示出来.当某个选手抢答有效,通过 74ls148编码器的 gsn 端口连接到控制

15、清零端的与非门就可以进行禁止其他选手的抢答,同时把该选手的号码显示在数码管上,同时通过 74ls148 编码器的 gsn 端口可以停止 74ls192 的脉冲,从而让脉冲停止,达到显示抢答时间的效果. 6. 如果定时时间已到,无人抢答,本次抢答无效,系统通过一个指示灯报警并禁止抢答,定时显示器上显示 00.当时间到的时候,减法器 74ls192 的十位的 ldn端口发出一个高电平,在这个端口上连接上一个显示灯,作为报警用.同时减法器74ls192 的十位的 bon 端口会发出一个低电平,可以连接到脉冲上,让脉冲停止,数码管上显示的是 00.3.3 设计流程图4图 2 流程图3.4 设计方案整体

16、的电路可以分为两部分,一个是抢答电路,第二部分是定时、报警电路.1 .抢答的部分：抢答器供 8 名选手比赛,分别用 8 个按钮 s0 s7 表示.通过管脚分配把按钮分配到实验版上的拨动开关 sw0 到 sw7,让每个选手拨动开关后产生相应的信号.不同的选手拨动按钮发出信号通过 74ls148 编码器进行编码,编码后输出信号进行下一步的译码和锁存.设置一个系统清除和抢答控制开关 s,开关由主持人控制.通过管脚分配把开关 s 分配到相应一个拨动开关 sw16.该开关联系到一个相应的线路,这个线路通过与非门连接其他信号,从而达到清零的功能.抢答器具有锁存与显示功能.即选手按动按钮,锁存相应的编号,并

17、将优先抢答选手的编号一直保持到主持人将系统清除为止.74ls373 具有锁存功能,可以在一个选手按下按钮后进行锁存,其他的选手不能在有选手抢答后再进行抢答.锁存相应的编号时,由于编码器编的是从 0 到 7,如果 0 号选手抢答,与清零的时候可能造成混淆,所以要加上加法器,对编码器的 0 到 7 都加上 1.加法器是使用 74ls83,加 1 后在就可以在数码显示管上显示 1 到 8 的号码.2. 定时、报警部分：一次抢答的时间由主持人设定（如 30 秒）.当主持人启动开始键后,定时器进行减计时.74ls192 具有减法功能,通过使用 74ls192 可以对5设定的时间进行自减.74ls192

18、进行工作的时候需要给定秒脉冲.同时 74ls192 结合 74ls47 可以对所设定的抢答时间和选手抢答的时间显示出来.参赛选手在设定的时间内进行抢答,抢答有效,定时器停止工作,显示器上显示选手的编号和抢答的时间,并可以保持到主持人将系统清除为止.选手进行抢答,通过编码器,锁存器,加法器,译码器,显示出来.当某个选手抢答有效,通过 74ls148 编码器的 gsn端口连接到控制清零端的与非门就可以进行禁止其他选手的抢答,同时把该选手的号码显示在数码管上,而且通过 74ls148 编码器的 gsn 端口可以停止74ls192 的脉冲,从而让脉冲停止,达到显示抢答时间的效果.若定时时间已到,无人抢

19、答,本次抢答无效,系统通过一个指示灯报警并禁止抢答,定时显示器上显示00.当时间到的时候,减法器 74ls192 的十位的 ldn 端口发出一个高电平,在这个端口上连接上一个显示灯,作为报警用.同时减法器 74ls192 的十位的 bon 端口会发出一个低电平,可以连接到脉冲上,让脉冲停止输到加法器上,那么数码管显示的是 00.4 单元电路设计与实现整个电路分为编码单元,锁存单元,加法器单元,设定抢答时间单元,和译码单元五个部分.下面分别对各个单元进行详细的介绍.4.1 编码单元在选手按动按钮后,发出相应的信号.使用 74ls148 对信号进行编码,优先判决器是由 74ls148 集成优先编码

20、器等组成.该编码器有 8 个信号输入端,3 个二进制码输出端,输入使能端 ei,输出使能端 eo 和优先编码工作状态标志 gs.其功能表如 图 3 所示.从功能表中可以看出当 ei“0”时,编码器工作,而当ei“1”时,则不论 8 个输入端为何种状态,输出端均为“1”,且 gs 端和 eo 端为“1”,编码器处于非工作状态,这种情况被称为输入低电平有效. 表 1 优先编码器 74ls148 功能表输 入输 出ei i0 i1 i2 i3 i4 i5 i6 i7 a2 a1 a0 gs eo1 1 1 1 1 10 1 1 1 1 1 1 1 11 1 1 1 00 00 0 0 0 10 0

21、10 0 1 0 10 0 1 10 1 0 0 10 0 1 1 10 1 1 0 10 0 1 1 1 11 0 0 0 10 0 1 1 1 1 11 0 1 0 160 0 1 1 1 1 1 11 1 0 0 10 0 1 1 1 1 1 1 11 1 1 0 1 （表中代表任意状态） 由 74ls148 集成优先编码器组成的优先判决器如图所示,当抢答开关 s0s7 中的一个按下时,编码器输出相应按键对应的二进制代码,低电平有效.编码器输出 aoa2、工作状态标志 gs 作为锁存器电路的输入信号,而输入使能端 ei端应和锁存器电路的 q0 端相联接,目的是为了在 ei 端为“1”时锁

22、定编码器的输入电路,使其它输入开关不起作用.具体实现电路为：图 3 编码单元4.2 锁存单元 表 2 74ls373 功能表egdqlhhhlhllllxq上表是 74ls373 的真值表,表中：l低电平；h高电平；x不定态；q建立稳态前 q 的电平；g输入端,与 8031ale 连高电平：畅通无阻；低电平：关门锁存.d使能端,接地.当 g=“1”时,74ls373 输出端 1q8q与输入端 1d8d 相同；当 g 为下降沿时,将输入数据锁存.7 那么按照实验的要求,编码器的输入就只有三个,因此只用到 q1 到 q3,而 q4接上 74ls148 的 gsn,再和 74ls373 的输出 d4

23、 通过与非门连接起来,输到74ls373 的 g 端口.从而达到锁存的目的.具体电路图为：图 4 锁存单元4.3 加法器单元由于选手输入的是 0 到 7,所以要每个都加上 1,让数码管显示的是 1 到 8,因此要使用加法器.加法器的真值表为：a1a3 b1b3 a2a4 b2b4 | s1s3 s2s4 c2c4 | s1s3 s2s4c2c4l l l l | l l l | h l lh l l l | h l l | l h ll h l l | h l l | l h lh h l l | l h l | h h ll l h l | l h l | h h lh l h l | h

24、h l | l l hl h h l | h h l | l l hh h h l | l l h | h l hl l l h | l h l | h h lh l l h | h h l | l l hl h l h | h h l | l l hh h l h | l l h | h l hl l h h | l l h | h l hh l h h | h l h | l h hl h h h | h l h | l h hh h h h | l h h | h h h8因此要使加法器加上 1,那么,令 74ls83 的 a1,a2,a3 对应 74ls373 的 q1,q2,q3作为

25、输入的数据,而 b1,b2,b3,b4,a4 则接地.具体的电路图为：图5 加法单元4.4设定抢答时间单元74ls192是双时钟方式的十进制可逆计数器.(bcd,二进制),cpu为加计数时钟输入端,cpd为减计数时钟输入端.ld为预置输入控制端,异步预置.cr为复位输入端,高电平有效,异步清除.co为进位输出：1001状态后负脉冲输出,bo为借位输出：0000状态后负脉冲输出.因此设定脉冲输入后,需要使用两个74ls192,一个作为个位,一个作为十位.个位的bo连接到十位的脉冲输入,十位的bo就连接到脉冲,表示时间到的时候脉冲不对74ls194作用.具体的电路如下：9 图6 设数单元4.5译码

26、单元译码为编码的逆过程.它将编码时赋予代码的含义“翻译”过来.实现译码的逻辑电路成为译码器.译码器输出与输入代码有唯一的对应关系.74ls47是输出低电平有效的七段字形译码器,它在这里与数码管配合使用.具体的连接电路为：图7 译码单元4.6 秒脉冲电路 两块 74ls192 实现减法计数,通过译码电路 74ls48 显示到数码管上,其时钟10信号由时钟产生电路提供.用 555 定时器组成多谐振荡器输出方波脉冲,频率为1hz.设计电路如下.在此电路中根据产生脉冲振荡频率的计算公式 f=,取,c=10即可以实现.为了从视觉上观2ln)2(121crr kr151kr652f察秒脉冲,特设置一脉冲指

27、示灯.表 4 555 定时器的功能表清零端dr高触发端 th低触发端tlqn+1放电管 t功能00导通直接清零1ccv32ccv310导通置 01ccv32ccv311截止置 11ccv32ccv31qn不变保持 图 8 555 引脚图11 图 9 秒脉冲电路 4.7 报警电路将抢答报警电路与到时报警电路放在一起,由一个电阻,一个三极管与一个蜂鸣器控制.报警时序控制电路由 74ls123 完成,其引脚图如下：12 图 10 74ls123 引脚图5选用74系列芯片实现的理由： 74 系列芯片价格便宜,用其实现,成本较低基本能满足学校场合需要； 与我们学过的 数字电路与逻辑设计 联系紧密.能将们

28、所学知识用于实际,对巩固所学知识有重要意义. 用了一些成型电路,如 ne555 标准秒脉冲电路等,使总体方案易于实现. 所用芯片均在数字电路与逻辑设计 课程中学过,设计起来难度降低.6 实验工具钳子,镊子,剪刀,数字电路实验箱,各种颜色的导线若干,万用表等.7 接线要求设计的电路比较复杂,接线也就比较复杂,为了便于检查电路,美观等原因,必须对接线统一要求.要求接线要横平竖直,接线间尽量少交叉.而每一个模块最好用一种颜色的线接,这样便于区分.同时插入面包板的部分要长度适宜,不要太长,否则会在内部相交；也不要太短,否则会接触不良.特别注意的是：在接每一个元13件前,必须对每一个元件进行检测,以确保

29、接在面包板上的元件是好的,以减少出错的概率；在接每一个模块前要对总体的电路和部分电路有一个总体的把握,以减少连线的交叉.8 改进设想及建议（1）设计的作品主要是用 74 系列集成芯片来完成的,在焊接的过程中由于芯片的引脚过多,布线工作不是很方便.有时候还可能因为某一跟线没有焊牢,造成电路的不稳定,这些都是有待改进的.我的想法是根据单片机原理及相关知识对设计进行一些改进.（2）完成电路的设计后,进行了电路的模拟,采用的方法是在面包板上进行模拟,虽然结果是模拟出来了,但是效率很低.面包板存在着很多的不确定性.比如板上有些插孔不可用等因素可能导致模拟失败,即便有些时候设计是对的.因此我建议学习一些常

30、用电路仿真工具,如 ewb、max-plus ii 等 eda 软件对设计出的电路进行仿真和模拟,这样既可以提高效率,又可以提高模拟的准确性.9 实验结果 按照设计时的思路,把电路图连接好.经过改错,编译,分配管脚,然后就可以看到实验结果.我的管脚分配为：sw0 到 sw7 为选手的编号,分别为 1 到 8.sw8到 sw11 为设定抢答时间的个位,sw12 到 sw15 是设定抢答时间的十位.sw16 为设定抢答时间的置位端.sw17 为开始键.实验结果为： 主持人先按下置位端,就可以设定抢答时间,按照个位和十位的拨动开关设定,在对应的数码管上可以看到相应的抢答时间.然后主持人就可以按下开关

31、让选手抢答,这时候抢答时间开始自减,在这个时间内,如果有选手抢答,数码管上会显示相应的选手号,在这个时候,如果有其他的选手也按下了抢答按钮,显示器不会显示.如果在抢答时间内没有人抢答,显示抢答时间的数码管就会显示 00,而且有报警灯闪.当主持人要进行下一轮的抢答,可以拨动开关 sw16 作为清零,重新开始抢答.综上所述,实验结果符合最初设计的要求及目的.10 心得体会本文详细介绍了抢答器的设计方案,功能及在设计过程中所做的改进.这种抢答器主要是基于 74 系列集成芯片,成本较低,且基本能够使用于学校的一些活动14中.本课程设计基本完成了设计的要求,能够实现全部的功能.能八路抢答,能定时抢答,也能报警,清零.在进行实验的时候,遇到不少的问题.一开始不知道该使用什么芯片去做实验,只能上网查资料熟悉芯片的功能,同时