格力电器笔试题

1、格力电器招聘流程 简历筛选笔试第一面第二面第三面录取 综合测试卷 +电子类专业题综合测试卷，先是 88 道性格测试，然后是几个题1. 谈谈最近关注的热点，和自己的看法，至少 5 个2.3 个优点， 3 个缺点，举例3. 手上笔的作用，越多越好4. 理科是撰写人力资源部的通知5. 画一幅画描述自己求职中的心情，简单文字说明6. 是否愿意接受一个半月的基层锻炼安排，说出自己的看法， 200 字以上情况调查，求职意向，是否接受调剂，班级排名，目前有无挂科，是否独子，父母职业等 电子类专业题主要是电力电子 +硬件电路知识题型分布是： 选择 15 题+填空 5 题+综合题 10题，综合题 70 分填空题

2、1.220V 交流到 -36V 直流稳定输出需要哪四个步骤（变压 整流 滤波 稳压）2. 单片机最小系统三个组成部分（复位电路，时钟电路，电源电路）3. 三极管三个区 （发射区，集电区，基区）4. 锁相环三部分 （鉴幅器、环路滤波器、压控振荡器）5. 晶闸管导通的两个条件对中小型当晶闸管的阳极为正电压，阴极为负电压，同时控制极有高于阴极一定的电压， 管子约 1-4 伏)时晶闸管会导通。 (晶闸管导通后，控制极就不起作用，要让晶闸管截止， 可以把阳极电压降低到等于阴极电压或比阴极电压更负 ；也可以把流过晶闸管的电流减到小 于该管的维持电流 In 。)综合题1. dsp编程，定义一个16位无符号变

3、量flag，用C语言编程，给bit3置位和清零2. 标准 MAX宏 #define MAX(A, B)(A)(B)?(A):(B)3. 队列和栈的区别栈必须按 后进先出 的规则进行操作，而队列一般是按 先进先出 的规则进行操作4. static的作用，至少 2 个申请静态变量用的， 用该标识符申请的变量初始值只被赋值一次， 而且在程序结束前， 变量 都不被释放。如： for(int i=0;i10;i+)static int a=0;a+;做完循环 a 的值为 10；5. TI2000 系列常用外设，至少 4 个6. 计算，T1PR的初始设定7. 什么是冒险竞争现象，如何消除门电路的两个输入同

4、时向相反的逻辑状态转换 (即一个从 0 变为 1，另一个从一变为 0)，称 为竞争；由于竞争而在输出端可能产生尖峰脉冲的现象称为冒险。信号在FPGA器件内部通过连线和逻辑单元时，都有一定的延时。延时的大小与连线的长短和逻辑单元的数目有关， 同时还受器件的制造工艺、 工作电压、 温度等条件的影响。 信号的高低电平转换也需要一定 的过渡时间。由于存在这两方面因素，多路信号的电平值发生变化时，在信号变化的瞬间,组合逻辑的输出有先后顺序，并不是同时变化,往往会出现一些不正确的尖峰信号，这些尖峰信号称为”毛刺”。如果一个组合逻辑电路中有”毛刺”出现，就说明该电路存在”冒险”。用D触发器，格雷码计数器，同

5、步电路等优秀的设计方案可以消除。8什么是“线与”，硬件实现的话，需要满足什么要求将几个0C门结构与非门输出并联，当每个0C门输出为高电平时，总输出才为高，这种连接 方式称为线与。9.常见电平标准，TTL电平和CMOS!平的接口能否直接连接，为什么TTL,cmos，不能直连LVDS:LVDS ( Low Voltage Differential Signal)即低电压差分信号，LVDS接口又称RS644总线接口，是20世纪90年代才出现的一种数据传输和接口技术。ECL： ( EmitterCoupled Logic)即射极耦合逻辑，是带有射随输出结构的典型输入输出 接口电路CML: CML电平是

6、所有高速数据接口中最简单的一种。其输入和输出是匹配好的，减少 了外围器件，适合于更高频段工作。10.画buck,boost,buck-boost拓扑和推导输出输入电压关系，15分竞争与冒险：门电路的两个输入同时向相反的逻辑状态转换(即一个从0变为1，另个从一变为0),称为竞争；由于竞争而在输出端可能产生尖峰脉冲的现象称为冒险。信号在FPGA器件内部通过连线和逻辑单元时，都有一定的延时。延时的大小与连线的长短和逻辑单元的数目有关， 同时还受器件的制造工艺、工作电压、温度等条件的影响。 信号的高低电平转换也需要一定的过渡时间。由于存在这两方面因素，多路信号的电平值发生变化时,在信号变化的瞬间，组合

7、逻辑的输出有先后顺序，并不是同时变化，往往会出现一些不正确的尖峰信号，这些尖峰信号称为 ”毛刺。如果一个组合逻辑电路中有 ”毛刺”出现，就说明该 电路存在冒险。用D触发器，格雷码计数器，同步电路等优秀的设计方案可以消除。什么是线与逻辑在一个结点（线）上，连接一个上拉电阻到电源VCC或VDD和n个NPN或NMOS晶体管的集电极 C或漏极D,这些晶体管的发射极 E或源极S都接到地线上, 只要有一个晶体管饱和，这个结点（线）就被拉到地线电平上因为这些晶体管的基极注入电 流（NPN）或栅极加上高电平（NMOS）,晶体管就会饱和,所以这些基极或栅极对这个结点（线）的关系是或非 NOR逻辑.如果这个结点后面加一个反相器 ，就是或OR逻辑.如果 用下拉电阻和 PNP或PMOS管就可以构成与非 NAND逻辑，或用负逻辑关系转换与/ 或逻辑这些晶体管常常是一些逻辑电路的集电极开路OC或源极开路 OD输出端.这种逻辑通常称为线与/线或逻辑，当你看到一些芯片的 OC或OD输出端