单片机硬件设计基础

1、单片机硬件设计基础单片机硬件设计基础 物流工程学院物流工程学院 陈巨涛陈巨涛 1. 单片机系统设计的内容单片机系统设计的内容 n硬件总体设计 需求分析 总体构架：系统框图、MCU选型、关键器 件、接口等。 n硬件原理图设计与绘制 n印刷电路板(PCB)布线 n印刷电路板加工 n元件焊接与组装 n软硬件联调：驱动程序设计与调试 n应用程序设计与调试 2. 数字电路的接口电平数字电路的接口电平 2.1 TTL nTransistor-Transistor Logic n由晶体管和电阻构成。 n电流控制器件，速度快，传输延迟时间短 (5-10ns)，但功耗大。 n标准的TTL电平采用5V电源。 n输

2、出高电平Uoh 2.4V n输出低电平Uol 0.4V n输入高电平Uih2.0V n输入低电平Uil0.8V 2.2 CMOS nComplementary Metal Oxide Semiconductor n 由成对的金属氧化物半导体器件组成。 n 电压控制器件，输入电阻大，对干扰信号敏 感，不用的输入端不应开路。噪声容限较宽， 静态功耗很小。 n 5V CMOS逻辑电平是常用逻辑电平。 n 输出高电平UohVCC n 输出低电平UolGND n 输入高电平Uih0.7VCC n 输入低电平Uil0.2VCC n在同样5V供电情况下，COMS电路可以直 接驱动TTL，因为CMOS的输出高

3、电平大于 2.0V,输出低电平小于0.8V； n而TTL电路则不能直接驱动CMOS电路， TTL的输出高电平为大于2.4V，如果落在 2.4V3.5V之间，则CMOS电路就不能检 测到高电平，低电平小于0.4V满足要求， 所以在TTL电路驱动COMS电路时需要加上 拉电阻。 2.3 74系列芯片的逻辑电平系列芯片的逻辑电平 n74系列逻辑芯片从逻辑功能上分有很多种， 不同的编号 n74系列逻辑芯片从逻辑电平上分也有很多 种，常见包括5V逻辑的LS、HC、HCT n74LS：输入电平TTL，输出电平TTL n74HC：输入电平CMOS，输出电平CMOS n74HCT：输入电平TTL，输出电平CM

4、OS n74LV： 3.3V TTL电平 2.4 集电极开路集电极开路(OC)和漏极开路和漏极开路(OD) n集电极开路输出针对TTL n漏极开路输出针对CMOS n特点： 利用外部电路的驱动能力，减少IC内部的驱 动负荷。 可以将多个OC/OD输出连接到一条线上，实 现“线与”。 可以利用改变上拉电源的电压，改变传输电 平。 不连接外部的上拉电阻，则只能输出低电平。 2.5 图腾柱图腾柱(Totem Pole)输出输出 n两个三极管/MOSFET推挽相连，即推挽输推挽输 出出。 n可以输出高低电平，驱动能力强。 2.6 不同逻辑电平互联问题不同逻辑电平互联问题 n不同电平逻辑的混合电压数字系

5、统中，不 同电平逻辑数字器件互相接口的问题： 不同电平标准，其逻辑电平定义不同，可 能某一个电平值，在一种电平逻辑下被认 为是高电平，而在另一种电平逻辑下则认 为是低电平。 加到输入和输出引脚上允许的最大电压限 制问题。 不同电平标准引脚信号变化速度存在差异。 n逻辑电平标准是通过几个参数来描述的。 (Uih)： 保证逻辑门的输入为高 电平时所需要的最小输入高电平，当输入电 平高于Uih时，则认为输入电平为高电平。 (Uil)：保证逻辑门的输入为低电 平时所允许的最大输入低电平，当输入电平 低于Uil时，则认为输入电平为低电平。 (Uoh)：保证逻辑门的输出为高 电平时的输出电平的最小值，逻辑

6、门的输出 为高电平时的电平值都必须大于此Uoh 。 (Uol)：保证逻辑门的输出为低电 平时的输出电平的最大值，逻辑门的输出为 低电平时的电平值都必须小于此Uol 。 n为了成功的实现两器件接口，一定要保证 以下条件： 发送器件的Uoh必须大于接收器件的Uih 考虑到抗干扰能力，还须有一定噪声容限： 发送器件的Uol必须小于接收器件的Uil 考虑到抗干扰能力，还须有一定噪声容限： n同一电平标准的互联匹配同一电平标准的互联匹配 常见电平逻辑的转换标准图常见电平逻辑的转换标准图 n同一电平标准的器件，满足 ， n因此互联不存在电平匹配问题，并且驱动 能力也是合适的。 n5V CMOS/TTL的电

7、平匹配的电平匹配 常见电平逻辑的转换标准图常见电平逻辑的转换标准图 n5V CMOS器件输出信号，5V TTL器件输入 信号 Uoh为5V CMOS的Uoh，即4.44V，Uih为 5V TTL的Uih，即2V，满足满足。 Uol为5V CMOS的Uol，即0.5V，Uil为5V TTL的Uil，即0.8V，满足满足。 故5V CMOS器件输出信号到5V TTL器件， 从电平上可以正确识别信号。 n5V TTL器件输出信号，5V CMOS器件输入 信号 Uoh为5V TTL的Uoh，即2.4V，Uih为5V CMOS的Uih，即3.5V，。 Uol为5V TTL的Uol，即0.4V，Uil为5

8、V CMOS的Uil，即1.5V，满足满足。 故5V TTL器件输出信号到5V CMOS器件， 低电平可以正确识别，而高电平不能正确 识别。 。 n5V电平与电平与3.3V电平的匹配电平的匹配 n越来越多的芯片采用3.3V供电 n3.3V逻辑电平标准有LVTTL和LVCOMS等， 但实际使用多数是LVTTL。 n3.3V器件的Uoh和Uol电平分别是2.4V和 0.4V，5V TTL器件的Uih和Uil 电平分别是 2V和0.8V。 n3.3V器件高电平上限不会超过其3.3V，所 以也不会超过5V器件能接受的电平。 。 n反过来，5V TTL器件输出的典型值接近5V， 故如果3.3V器件能够承

9、受5V电压，则5V TTL是可以直接驱动3.3V TTL电平器件的。 n可以采用双电压供电(一边3.3V电压，另一边 5V电压)的双向驱动器实现电平转换。 n74LVC4245、74LVX4245、74LVC164245、 74LVX164245等芯片，可较好解决3.3V与5V 电平的转换问题。 n该方案使用的电平转换芯片价格贵，且5V 侧不能再直接混连3.3V器件，不甚灵活。 n实际中常采用另一种既经济又灵活还可靠 的方案实现3.3V与5V电平部分的有效互连。 n采用3.3V单一电源供电、3.3V TTL电平逻 辑、的数据缓冲器芯片进 行电平转换。 n74LVC245A、74LVX245、

10、74LVC16245A、 74LVX16245A等芯片。 n这些芯片的特点：虽然是3.3V器件，但其 端口具有5V容忍能力，也就是说5V逻辑电 平加在其端口，能正确识别逻辑，且不会 受到高于3.3V供电电压信号的影响。 3. 电子元件及封装电子元件及封装 n封装：包裹在硅晶外层的物质。 n元件尺寸常用单位：mil(密耳)、mm(毫米)。 n元件封装总体上有两种：插入式、表面安 装式(SMD)。 3.1 电阻电阻 n插入式 封装大小与功率有关。 功率 (W) L (mm)D (mm)H (mm) d (mm) 1/83.40.31.90.2282.00.50.05 1/46.30.52.40.2

11、282.00.60.05 1/29.00.53.30.3262.00.60.05 111.514.50.5352.00.80.05 215.515.00.5332.00.80.05 插入式电阻安装在电路板上应与电路板平 行，且引脚尽量短。不能垂直于电路板安 装，否则会由于温度不同造成热电势。 需要将电阻弯折。 这种卧式直插电阻在PCB布线软件上一般 称为：AXIAL-xx xx是焊盘中心距，单位是英寸。 阻值和精度一般用色环表示。 1/8W-AXIAL-0.3 (7.6mm) 1/4W-AXIAL-0.4 (10.2mm)或AXIAL-0.3 （弯折靠近电阻根部） 1/2W-AXIAL-0.5

12、 (12.7mm)或AXIAL-0.4 （弯折靠近电阻根部） 1W-AXIAL-0.6 (15.2mm)或AXIAL-0.5 （弯折比较靠近电阻根部） 2W-AXIAL-0.8 (20.3mm) 3W-AXIAL-1.0 (25.4mm) 5W -AXIAL-1.2 (30.5mm) n贴片式 封装大小与功率有关 0201，1/20W 0402，1/16W 0603，1/16W 1/10W 0805，1/10W 1/8W 1206，1/8W 1/4W 1210，1/4W 1/3W 1812，1/2W 2010，1/2W 3/4W 2512，1W 贴片电阻一般有两个精度：1%和5%。 贴片电阻上

13、表面标注数值，表示阻值和精度。 精度系列精度系列 实际标注实际标注解析解析实际值实际值 5% 1R2R代表小数点位置代表小数点位置1R2=1.2 820两位有效数两位有效数82x100=82 473两位有效数两位有效数 47x103 =47000=47k 1% 1R20 R代表小数点位置代表小数点位置 1R20=1.20 82R082R0=82.0 1503三位有效数三位有效数 150 x103 =150000=150k 贴片电阻标准阻值与精度 3.2 电容电容 n电容的种类 n云母电容 容量稳定，精度高，耐热，高频性能好， 通常用作精密的标准电容及较高的高频电 路。 受介质材料的影响，容量不

14、能做太大，一 般在10pF-10nF之间，且造价高。 n陶瓷电容 陶瓷电容器是以陶瓷材料为介质的电容器的总称。 品种繁多，外形尺寸相差甚大。 I型陶瓷电容：有高稳定性和低损失，适用于高频 及谐振电路。 II型陶瓷电容：其容积效率高，但稳定性及准确度 较差，适用于低频、缓冲、解耦及旁路电路。 III型陶瓷电容：其容积效率更高，但其稳定性及 准确度更差。 陶瓷电容按外形分为以下几种： 碟型，有树脂涂层，插入式封装的电容 由多层电容组成长方体的表面贴装技术电容 没有针脚的碟型电容，一般会放在电路板的 槽中，直接焊接在电路板上，常用在特高频 (UHF)的应用。 圆筒型的，目前已不使用。 按材质分类有Y

15、5V，X5R，X7R，NPO(COG) 第1位表示低温，第2位表示高温，第3位表示偏差 Y5V表示工作在-30+85度，整个温度范围内偏差- 82%+22% X5R表示工作在-55+85度，整个温度范围内偏差 正负15% X7R表示工作在-55+125度，整个温度范围内偏 差正负15% NPO(COG)是温度特性最稳定的陶瓷电容器，电 容温漂很小，在温度范围内容量很稳定，温度范围 是-55125度，适用于振荡器，超高频滤波去耦， 但容量一般做不大，pF级。 片式多层陶瓷电容(MLCC) 陶瓷介质膜片与印刷电极交替叠压，高温 共烧制成。 也叫独石电容。 其还有体积小，寄生电阻电感小，容积效 率大

16、，寿命长，可靠性高，适合表面安装 等特点。 MLCC电容的封装 NPO(COG) 封 装 DC=50V DC=100V 0805 0.5pF1nF 0.5pF820pF 1206 0.5pF1.2nF 0.5pF1.8nF 1210 560pF5.6nF 560pF2.7nF 2225 1nF33nF 1nF18nF X7R 封 装 DC=50V DC=100V 0805 330pF56nF 330pF12nF 1206 1nF150nF 1nF47nF 1210 1nF220nF 1nF100nF 2225 10nF1F 1nF560F Y5V 封 装 DC=25V DC=50V 0805

17、10nF390nF 10nF100F 1206 10nF1F 10nF330nF 1210 100nF1.5F 10nF470nF 2225 680nF2.2F 680nF1.5F 陶瓷电容的电感性较其他电容器要低，因此 适用于高频应用，一般可以到达数百MHz， 若在电路上进行微调，甚至可以到达1GHz。 若希望达到更高自共振频率，需要使用更昂 贵及少见的电容，如玻璃电容或云母电容。 n聚丙烯(CBB)膜电容 容量范围宽，绝缘高，工作电压范围极宽， 工作温度范围宽(负温度系数) 。损耗很小， 性能极为接近理想电容器。 可实现金属化，具有自愈特性。 耐热性差，价格较高，体积大。 容量范围为100

18、0pF-10uF，额定电压为63- 2kV。 特别适合应用于高频、高压、高稳定、高 脉冲以及交流场合。 n聚酯膜(CL)电容 又称涤纶电容 容量范围宽，绝缘电阻高，工作电压范围极宽， 工作温度范围宽(正温度系数)。稳定性好，损耗较 小，抗脉冲能力强，可靠性高。 可实现金属化，具有自愈特性。 已实现表面安装，可替代陶瓷电容器，在高性能 要求的电路中得到广泛应用。 容值范围为470pF-4.7uF，额定电压范围为63- 630V，体积较大。 在各种直流或中低频脉动电路中使用。适宜作为 旁路电容使用。 n电解电容 铝电解电容 以铝为正极，液体电解质作负极，氧化铝膜为 介质。有极性，不能反接。 温度范

19、围多为-2085oC，耐压为6. 3450V， 容量10680uF。 电容量大， 价格便宜， 广泛应用于低频旁路、 偶合和电源滤波等场合。 容量偏差大、稳定性差、 损耗和漏电流大、 耐温差、有极性、 可靠性差、 寿命短。 钽电解电容 用金属钽(Ta)作为阳极材料制成。 单位体积内的电容量大，是所有电容器中 相同体积能达到电容量最大的电容，易制 成适于表面贴装的小型和片型元件。 一般钽电解电容器都能在-50100的温 度下正常工作，虽然铝电解电容也能在这 个范围内工作，但性能远远不如钽电容。 耐腐蚀，寿命长、绝缘电阻高、漏电流小 长时间工作能保持良好的性能。 耐压较低，不超过160V，价格贵。

20、贴片钽电解电容的封装 n电容的标称值与精度 纸介电容、金属化纸介电容、纸膜复合介质电容、 低频有机薄膜介质电容 误差有：5%，10%，20% 高频有机薄膜介质电容、瓷介电容、玻璃釉电容、 云母电容误差有：5%，10%，20% 铝、钽电解电容误差有：10%，20%，-2050%， -10%100% n电容的电容的ESR和和ESL ESR：等效串连电阻(Equivalent Series Resistance)。 一个理想电容，自身不会产生任何能量损失， 但是实际上，因为制造电容的材料有电阻， 电容的绝缘介质有损耗。表现就像一个电阻 跟电容串连在一起。 理想电容上的电压不能突变。但是有了ESR，

21、电阻自身会产生压降，这导致了电容器两端 的电压会产生突变。这会降低电容的滤波效 果，所以很多高质量的电源都要使用低ESR 的电容器。 低ESR的电容价格相对昂贵，所以很多采 取并联策略，用多个ESR相对高的电容并 联，形成一个低ESR 的大容量电容。牺牲 一定的PCB空间，换来器件成本的减少。 一般来说，ESR最小是陶瓷电容，再是钽 电解电容，最差是铝电解电容。 频率较高时尽量选用低价的陶瓷电容，需 要体积小大电容则可以用钽电容，只是价 位较贵。用电解电容时一定要并一个陶瓷 电容，因为电解电容高频响应不好且ESR 值大。 ESL：等效串联电感。 早期的卷制电感有很高的ESL，而且容量越 大的电

22、容ESL一般也越大。ESL经常会成为 ESR的一部分，并且ESL也 会引发一些电 路故障，比如串连谐振等。 但从相对容量来说，ESL的比例太小，出现 问题的几率很小，再加上电容制作工艺的 进步，现在已经逐渐忽略ESL，而 把ESR 作为除容量之外的主要参考因素了。 3.3 电感电感 n电感的种类： 叠层电感(Multilayer Inductor) 薄膜电感(Film Inductor) 绕线电感(Coil Inductor) n额定电流 线绕电感：通过电流使电感量下降10%的 电流值 叠层电感、厚膜电感、磁珠：产品通过的 电流是元件表面温度上升20的电流值 nQ值：衡量电感器件的主要参数。指

23、电感器 在某一频率的交流电压下工作时，所呈现 的感抗与其等效损耗电阻之比。 n电感器的Q值越高，其损耗越小，效率越高。 n叠层电感(Multilayer Inductor) 用铁氧体浆料和导体浆料交替印刷、叠层、 烧结，形成闭合磁路 采用先进的厚膜多层印刷技术和叠层生产 工艺，可实现超小型表面贴装。 叠层片式电感器可分为高频型、高Q值型、 高损耗型、低噪声型等几种。 n叠层电感的特性： 电感量: 1.0 100nH Q值: 8 50 typical (at 1000MHz) 温度系数: +250ppm/C 工作温度范围: 55C +125C n应用场合 射频/中频阻抗匹配 射频高频扼流 n薄膜

24、电感(Film Inductor) 通过光刻单层陶瓷薄膜形成电感 电感值的精度很高 n薄膜电感的特性 精度高，误差可达0.1 nH 和0.2 nH 电感量: 1.0 10.0nH Q值: 29 57 typical (at 1000MHz) 温度系数: +100ppm/C 工作温度范围: -55C +125C n应用场合 需要高精度电感的场合，如射频振荡电路 n绕线电感(Coil Inductor) 将细导线绕在软磁芯上制成。 磁芯可以为空气隙或铁氧体。外层一般用 树脂封固。 其工艺继承性强，但体积小型化有限。 感值较大，体积就会较大。 n绕线电感的特性 电感值误差: 2%, 5%, 10%

25、高Q值 高自谐振频率 工作温度范围: 40C +125C n绕线电感的应用 中频 阻抗匹配 射频振荡电路 大电流的中频平波或扼流电路 需要高Q值(高效率)的电路中，如开关电源 n电感使用场合总结 叠层电感：用于一般场合。 薄膜电感：用于对精度有一定的要求，感 值较小的场合。 绕线电感：用于对电流、对Q值(即损耗)、 对大感值精度有一定要求的场合。 3.4 常见的芯片封装常见的芯片封装 nDIP (Dual In-line Package) 双列直插式封装。插装型封装之一，引脚 从两侧引出，材料有塑料和陶瓷两种。 DIP 是最普及的插装型封装，应用范围包括 标准逻辑IC，存贮器LSI，微机电路等

26、。 引脚中心距2.54mm。 宽度通常为15.2mm。也有宽度为7.52mm 和10.16mm 封装。 nSOP (Small Out-line Package) 小外形封装。表面贴装型封装之一，引脚 从封装两侧引出呈海鸥翼状。材料有塑料 和陶瓷两种。是普及最广的表面贴装封装。 也叫SO、SOL 和SOIC。 引脚中心距1.27mm，引脚数从844。 引脚中心距小于1.27mm 的SOP称为SSOP； 高度不到1.27mm 的SOP称为TSOP。 nQFP (Quad Flat Package) 四侧引脚扁平封装。表面贴装型封装之一，引脚 从四个侧面引出呈海鸥翼(L)型。基材有陶瓷、金 属和塑

27、料三种。塑料封装占绝大部分。 QFP 是最普及的多引脚LSI封装，不仅用于微处 理器，门阵列等数字逻辑LSI 电路，而且也用于 VTR 信号处理、音响信号处理等模拟LSI 电路。 引脚中心距有1.0mm、0.8mm、 0.65mm、 0.5mm、0.4mm、0.3mm 等多种规格。 根据封装本体厚度分为 QFP(2.0mm3.6mm 厚)、 LQFP(1.4mm 厚)和TQFP(1.0mm 厚)三种。 有的厂家把引脚中心距为0.5mm 的QFP 专门称为 收缩型QFP 或SQFP、VQFP。 但有的厂家把引 脚中心距为0.65mm 及0.4mm 的QFP 也称为 SQFP，至使名称稍有一些混乱

28、。 nPLCC (Plastic Leaded Chip Carrier) 带引线的塑料芯片载体。表面贴装型封装 之一。引脚从封装的四个侧面引出，呈J形。 美国TI公司首先在DRAM中采用，现在已经 普及用于更多的芯片。 引脚中心距1.27mm，引脚数从18 到84。 J 形引脚不易变形，比QFP 容易操作，但焊 接后的外观检查较为困难。 PLCC与LCC(也称QFN)相似。以前，两者 的区别仅在于前者用塑料，后者用陶瓷。 但现在已经出现用陶瓷制作的J 形脚封装和 用塑料制作的无引脚封装，已无法分辨。 因此日本电子机械工业会于1988 年决定， 把从四侧引出J 形引 脚的封装称为QFJ，把 在

29、四侧带有电极凸点的封装称为QFN。 nSOJ (Small Out-line J-leaded Package) J 形引脚小外型封装。表面贴装型封装之一。 引脚从封装两侧引出向下呈J形。 通常为塑 料制品，多数用于DRAM和SRAM 等存储 器。 引脚中心距1.27mm，引脚数从20 至40。 nBGA (Ball Grid Array) 球形触点陈列，表面贴装型封装之一。在印 刷基板的背面按阵列方式制作出球形凸点作 为引脚，在印刷基板的正面装配芯片，然后 用模压树脂或灌封方法进行密封。 引脚可超过200，是多引脚芯片用的一种封 装。 该封装是Motorola公司开发的，首先在便携 电话等设

30、备中采用。 最初，BGA 的引脚(凸点)中心距为1.5mm， 引脚数为225。现在可做到更多引脚。 4. 基于基于EMC的印刷电路板设计的印刷电路板设计 n晶体、晶振、继电器、开关电源等强辐射 器件电路等敏感器件距面板、连接器的边 缘1000mil，距板内屏蔽罩、屏蔽外壳 500mil； n功能模块电路分开放置 ； n多种模块电路在同一PCB上放置时，数字 电路与模拟电路、高速与低速电路分开布 局； 4.1 具体布线原则具体布线原则 nPCB走线应尽量避免直角和锐角； n3W规则：为减少线间串扰，应保证线中心 间距不少于三倍线宽 n环路最小规则(信号线与其回路构成的环路 面积极可能小) n短线

31、规则(布线长度应尽可能短，振荡器应 放在离器件很近的位置) n开环检查规则(一般情况下不允许出现一端 悬空的布线) n闭环检查规则(防止信号在不同层间形成闭 环) n20H规则(防止电源层产生边沿效应) n时钟信号线包地原则(尽可能在时钟线的两 侧包地线，条件不允许，也应该使时钟线 和地线紧邻走线) 包地线 时钟源 4.2 叠层安排叠层安排 n两层板两层板(双面板双面板) n信号线、电源线、地线混合在一起布线。 n布线方式 将电源线从同一层以辐射状拉线，有电源到每 一个元件，力求路径最短 将地线与电源线相邻平行布线，使得高频噪声 的回路最短。 避免不同树枝相互交错，造成闭合环路。 地线可以采用

32、覆铜构成地平面。 n四层板四层板 n可选方案： 元件主要放置侧 n难以测量调试难以测量调试 n散热面积太大，焊接困散热面积太大，焊接困 难难 n可防止线条上的可防止线条上的RF辐射，辐射， 但无法防止元件引脚的但无法防止元件引脚的 RF辐射辐射 4.3 数字模拟混合系统的接地数字模拟混合系统的接地 n数字信号是高低电平跳变的，高频噪声大， 而模拟信号则变化相对缓慢。 n各信号都跟地平面形成回流。如果不对模拟 部分地和数字部分地进行区分，直接混在一 起，会导致数字部分的高频噪声传到模拟部 分，造成干扰。 n为了避免数字部分的高频噪声对模拟部分造 成影响，在模拟和数字部分的地之间使用磁 珠隔离。

33、n如果模拟部分供电与数字部分为同一电源时， 为防止数字干扰从电源进入模拟部分，在模 拟电源和数字电源之间也使用磁珠隔离。 n同时在PCB布置时也要把模拟部分和数字 部分单独分区域放置，且两区域之间不能 相互重叠。最后用两磁珠连接两区域。 n磁珠，即铁氧体磁珠（Ferrite Bead），是 目前应用发展很快的一种抗干扰元件，其 廉价、易用，滤除高频噪声效果显着。 n铁氧体对低频电流几乎没有什么阻抗，而 对较高频率的电流会产生较大衰减作用， 并且高频电流被吸收并转换成热能的形式 耗散掉。 n磁珠和电感的区别。 磁珠是能量转换(消耗)器件，而电感是储能元件。 电感多用于电源滤波回路，侧重于抑止传导性干 扰；磁珠多用于信号回路，主要用于EMI方面。 磁珠用来吸收超高频信号，而电感是一种储能元 件，用于LC振荡电路、中低频滤波电路等，其应 用频率范围很少超过50MHz。 磁珠的单位是按照它在某一频率下的阻抗来标称 的，单位是欧姆，不是亨利。一般以100MHz为 标准，如200/100MHz，就是指在100MHz频率 的时候磁珠的阻抗为200。 PCB设计中的各种设计中的各种“层层” 敷铜层，主要用于绘制信号线，正片正片显示，放置 在上面的任何对象(