第十章 直接存储器存取(DMA)控制

1、第十章第十章 直接存储器存取直接存储器存取 （DMA）控制）控制 主要内容：主要内容： 10.1 DMA基本知识基本知识 10.2 S3C2410的的DMA控制器控制器 10.3 DMA方式实现存储器到存储器的数方式实现存储器到存储器的数 据传送据传送 10.1 DMA基本知识基本知识 计算机系统中各种常用的数据输入计算机系统中各种常用的数据输入/输出方法有查输出方法有查 询方式询方式(包括无条件及条件传送方式包括无条件及条件传送方式)和中断方式，和中断方式， 这些方式适用于这些方式适用于CPU与慢速及中速外设之间的数据与慢速及中速外设之间的数据 交换。但当高速外设要与系统内存或者要在系统内交

2、换。但当高速外设要与系统内存或者要在系统内 存的不同区域之间进行大量数据的快速传送时，就存的不同区域之间进行大量数据的快速传送时，就 在一定程度上限制了数据传送的速率。直接存储器在一定程度上限制了数据传送的速率。直接存储器 存取存取(DMA)就是为解决这个问题提出的，采用就是为解决这个问题提出的，采用DMA 方式，在一定时间段内，由方式，在一定时间段内，由DMA控制器取代控制器取代CPU， 获得总线控制权，来实现内存与外设或者内存的不获得总线控制权，来实现内存与外设或者内存的不 同区域之间大量数据的快速传送同区域之间大量数据的快速传送。 1外设向外设向 DMAC发出发出DMA传送请求；传送请求

3、； 2DMAC通过连接到通过连接到CPU的的HOLD信号向信号向CPU 提出提出DMA请求；请求； 3CPU在完成当前总线操作后会立即对在完成当前总线操作后会立即对DMA 请求做出响应。请求做出响应。CPU的响应包括两个方面：的响应包括两个方面： 一方面，一方面，CPU将控制总线、数据总线和地址将控制总线、数据总线和地址 总线浮空，即放弃对这些总线的控制权；另总线浮空，即放弃对这些总线的控制权；另 一方面，一方面，CPU将有效的将有效的HLDA信号加到信号加到DMAC上，上， 以通知以通知DMAC CPU己经放弃了总线的控制权；己经放弃了总线的控制权； 4CPU将总线浮空，即放弃了总线控制权后

4、，将总线浮空，即放弃了总线控制权后， 由由DMAC接管系统总线的控制权，并向外设送接管系统总线的控制权，并向外设送 出出DMA的应答信号；的应答信号； 5DMAC送出地址信号和控制信号，实现外送出地址信号和控制信号，实现外 设与内存或内存之间大量数据的快速传送。设与内存或内存之间大量数据的快速传送。 6DMAC将规定的数据字节传送完之后，通将规定的数据字节传送完之后，通 过向过向CPU发发HOLD信号，撤消对信号，撤消对CPU的的DMA请请 求。求。CPU收到此信号，一方面使收到此信号，一方面使HLDA无效，无效， 另一方面又重新开始控制总线，实现正常取另一方面又重新开始控制总线，实现正常取

5、指令、分析指令、执行指令的操作。指令、分析指令、执行指令的操作。 DMA传送包括三种方式：传送包括三种方式： 存储器到存储器到I/O接口接口 I/O接口到存储器接口到存储器 存储器到存储器存储器到存储器 10.2 S3C2410的的DMA控制器控制器 1. 传输数据源地址寄存器（传输数据源地址寄存器（DISRC（n=0，1， 2，3） 2。传输数据目标地址寄存器（。传输数据目标地址寄存器（DIDST（n=0， 1，2，3） 传输数据目标地址寄存器是32位寄存器，最 高位不用。它存储传输数据目标地址，配置 见表10-2 3。DMA控制寄存器（控制寄存器（DCON（n=0，1，2， 3） DMA控

6、制寄存器DCON每通道一个，是DMA工 作的基本条件约定，它的配置如表10-3所示： 4。源数据配置寄存器（。源数据配置寄存器（DISRCC（n=0，1，2， 3） 源数据配置寄存器（DISRCC）描述了源数据 的配置情况，具体见表10-4： 5。目标数据配置寄存器（。目标数据配置寄存器（DISRCC（n=0，1， 2，3） 目标数据配置寄存器（目标数据配置寄存器（DIDSTC）描述了目标）描述了目标 数据的配置情况，具体见表数据的配置情况，具体见表10-5： 6。DMA状态寄存器（状态寄存器（DSTAT（n=0，1，2， 3） DMA状态寄存器描述了状态寄存器描述了DMA状态，具体见表状态，具体见表 10-6： 7。DMA屏蔽寄存器（屏蔽寄存器（DMASKTRIG（n=0，1， 2，3） DMA屏蔽寄存器是屏蔽寄存器是DMA通道开关，具体见表通道开关，具体见表 10-7： 10.3 DMA方式实现存储