第1讲可编程逻辑器件原理

1、第1讲可编程逻辑器件原理 第1讲 可编程逻辑器件原理 第1讲可编程逻辑器件原理 课程简介 n数字电子技术电路为基础：复习数字电路的 基本原理，并与可编程逻辑器件原理相结合。 nCPLD/FPGA设计及应用：面向实际工程应用， 紧跟技术发展，掌握数字系统新的设计方法。 n数字信号处理：面向工程信号处理应用的， 由FPGA代替DSP来实现算法，提高系统的速度。 第1讲可编程逻辑器件原理 课程宗旨 n更新数字电路的设计观念，建立用PLD器 件取代传统TTL器件设计数字电路的思想 n更新数字系统设计手段，学会使用硬件 描述语言（Hardware Description Language）代替传统的数字

2、电路设计方 法来设计数字系统。 第1讲可编程逻辑器件原理 可编程逻辑器件的定义 n逻辑器件：用来实现某种特定逻辑功能的电子 器件，最简单的逻辑器件是与、或、非门 （74LS00，74LS04等），在此基础上可实现 复杂的时序和组合逻辑功能。 n可编程逻辑器件（PLDProgrammable Logic Device）：器件的功能不是固定不变的， 而是可根据用户的需要而进行改变，即由编程 的方法来确定器件的逻辑功能。 第1讲可编程逻辑器件原理 课程内容 n器件为什么能够编程 n了解大规模可编程逻辑器件的结构及工作原 理 n怎样对器件编程 n熟悉一种EDA软件的使用方法（工具） n以Altera公

3、司的QuartusII为例 n掌握一种硬件描述语言（方法），以设计软 件的方式来设计硬件（重点） n以VHDL语言为例 第1讲可编程逻辑器件原理 数字电路课程的回顾 n布尔函数数字系统数学基础（卡诺 图） n数字电路设计的基本方法 n组合电路设计 问题逻辑关系真值表化简逻辑图 n时序电路设计 列出原始状态转移图和表状态优化状态分 配触发器选型求解方程式逻辑图 第1讲可编程逻辑器件原理 数字电路课程的回顾 n使用中、小规模器件设计电路（74、54 系列） n编码器（74LS138） n译码器（74LS154） n比较器（74LS85） n计数器（74LS193） n移位寄存器（74LS194）

4、n 第1讲可编程逻辑器件原理 数字电路课程的回顾 n设计方法的局限 n卡诺图只适用于输入比较少的函数的化简。 n采用“搭积木”的方法进行设计。必须熟悉 各种中小规模芯片的使用方法，从中挑选最 合适的器件，缺乏灵活性。 n设计系统所需要的芯片种类多，且数量很大。 第1讲可编程逻辑器件原理 数字电路课程的回顾 n采用中小规模器件的局限 n电路板面积很大，芯片数量很多，功耗很大， 可靠性低提高芯片的集成度 n设计比较困难能方便地发现设计错误 n电路修改很麻烦提供方便的修改手段 nPLD器件的出现改变了这一切 第1讲可编程逻辑器件原理 PLD出现的背景 n电路集成度不断提高 nSSIMSILSIVLS

5、I n计算机技术的发展使EDA技术得到广泛应用 n设计方法的发展 n自下而上自上而下 n用户需要设计自己需要的专用电路 n专用集成电路（ASICApplication Specific Integrated Circuits）开发周期长，投入大，风险大 n可编程器件PLD：开发周期短，投入小，风险小 第1讲可编程逻辑器件原理 数字电路课程的回顾 第1讲可编程逻辑器件原理 数字电路课程的回顾 第1讲可编程逻辑器件原理 数字电路课程的回顾 第1讲可编程逻辑器件原理 数字电路课程的回顾 第1讲可编程逻辑器件原理 PLD器件的优点 n集成度高，可以替代多至几千块通用IC芯片 n极大减小电路的面积，降低

6、功耗，提高可靠性 n具有完善先进的开发工具 n提供语言、图形等设计方法，十分灵活 n通过仿真工具来验证设计的正确性 n可以反复地擦除、编程，方便设计的修改和升级 n灵活地定义管脚功能，减轻设计工作量，缩短系 统开发时间 n保密性好 第1讲可编程逻辑器件原理 PLD的发展趋势 n向高集成度、高速度方向进一步发展 n最高集成度已达到400万门 n向低电压和低功耗方向发展， 5V3.3V2.5V1.8V更低 n内嵌多种功能模块 nRAM，ROM，FIFO，DSP，CPU n向数、模混合可编程方向发展 第1讲可编程逻辑器件原理 PLD器件的分类按集成度 n低密度 nPROM,EPROM,EEPROM,

7、PAL,PLA,GAL n只能完成较小规模的逻辑电路 n高密度，已经有超过400万门的器件 nEPLD ,CPLD,FPGA n可用于设计大规模的数字系统,集成度高， 甚至可以做到SOC（System On a Chip） 第1讲可编程逻辑器件原理 PLD器件的分类按结构特点 n基于与或阵列结构的器件阵列型 nPROM，EEPROM，PAL，GAL，CPLD nCPLD的代表芯片如：Altera的MAX系列 n基于门阵列结构的器件单元型 nFPGA 第1讲可编程逻辑器件原理 PLD器件的分类按编程工艺 n熔丝或反熔丝编程器件Actel的FPGA器件 n体积小，集成度高，速度高，易加密，抗干扰，

8、耐 高温 n只能一次编程，在设计初期阶段不灵活 nSRAM大多数公司的FPGA器件 n可反复编程，实现系统功能的动态重构 n每次上电需重新下载，实际应用时需外挂EEPROM 用于保存程序 nEEPROM大多数CPLD器件 n可反复编程 n不用每次上电重新下载，但相对速度慢，功耗较大 第1讲可编程逻辑器件原理 PLD的逻辑符号表示方法 与门乘积项 第1讲可编程逻辑器件原理 PROM结构 n 与阵列为全译码阵 列，器件的规模将 随着输入信号数量 n的增加成2n指数 级增长。因此 PROM一般只用于 数据存储器，不适 于实现逻辑函数。 nEPROM和EEPROM 第1讲可编程逻辑器件原理 用用PRO

9、M实现组合逻辑电路功能实现组合逻辑电路功能 实现的函数为：实现的函数为： BABAF 1 BABAF 2 BAF 3 固定连接点固定连接点 （与）（与） 编程连接点编程连接点 （或）（或） 第1讲可编程逻辑器件原理 PLA结构 nPLA的内部结构在简 单PLD中有最高的灵 活性。 第1讲可编程逻辑器件原理 PAL结构 n与阵列可编程使 输入项增多，或 阵列固定使器件 简化。 n或阵列固定明显 影响了器件编程 的灵活性 第1讲可编程逻辑器件原理 BnAn “或”阵列 （固定） SnCn+1 “与”阵列 (可编程) Cn nnnnnnn nnnnnnnnnnnnn CBCABAC CBACBACB

10、ACBAS 1 AnBnCn AnBnCn AnBnCn AnBnCn AnBnAnCn BnCn 用PAL实现全加器 第1讲可编程逻辑器件原理 GAL结构 nGAL器件与 PAL器件的 区别在于用 可编程的输 出逻辑宏单 元（OLMC） 代替固定的 或阵列。可 以实现时序 电路。 逻辑宏单元 OLMC 第1讲可编程逻辑器件原理 GAL器件的OLMC Output Logic Macro Cell n每个OLMC包含或阵列 中的一个或门 n组成： n异或门：控制输出 信号的极性 nD触发器：适合设 计时序电路 n4个多路选择器 输出使 能选择 反馈信 号选择 或门控 制选择 输出 选择 第1讲

11、可编程逻辑器件原理 CPLD内部结构（Altera的MAX7000S系列） 逻辑阵 列模块 I/O单元 连线资源 逻辑阵列模块中包含多个宏单元 第1讲可编程逻辑器件原理 宏单元内部结构 乘积项逻辑阵列 乘积项选择矩阵 可编程 触发器 第1讲可编程逻辑器件原理 可编程的I/O单元 n能兼容TTL和CMOS多种接口和电压标准 n可配置为输入、输出、双向、集电极开路和 三态等形式 n能提供适当的驱动电流 n降低功耗，防止过冲和减少电源噪声 n支持多种接口电压（降低功耗） n1.20.5um,5V n0.35um,3.3V n0.25um,internal 2.5V,I/O3.3V n0.18um,i

12、nternal 1.8V,I/O2.5V and 3.3V 第1讲可编程逻辑器件原理 可编程连线阵列 n在各个逻辑宏单元之间以及逻辑宏单元 与I/O单元之间提供信号连接的网络 nCPLD中一般采用固定长度的线段来进行 连接，因此信号传输的延时是固定的， 使得时间性能容易预测。 第1讲可编程逻辑器件原理 FPGA结构原理图 n内部结构称为 LCA（Logic Cell Array）由三个部 分组成： n可编程逻辑块 （CLB） n可编程输入输出 模块（IOB） n可编程内部连线 （PIC） IOB CLB包含多 个逻辑单元 PIC 第1讲可编程逻辑器件原理 LE内部结构 第1讲可编程逻辑器件原理

13、 查找表的基本原理 N个输入的逻辑函数需要2的N次方的容量的SRAM 来实现，一般多个输入的查找表采用多个逻辑块 级连的方式 第1讲可编程逻辑器件原理 查找表的基本原理 N个输入的逻辑函数需要2的N次方的容量的SRAM 来实现，一般多于输入的查找表采用多个逻辑块 级连的方式 第1讲可编程逻辑器件原理 FPGA中的嵌入式阵列（EAB） n可灵活配置的RAM块 n用途 n实现比较复杂的函数的查找表，如正弦、余 弦等。 n可实现多种存储器功能，如RAM，ROM，双 口RAM，FIFO，Stack等 n灵活配置方法：2568，也可配成5124 第1讲可编程逻辑器件原理 内部晶体震荡器 n高速反向放大

14、器用于和外部 晶体相接，形 成内部晶体振 荡器。 n提供将振荡波 形二分频成对 称方波的功能。 第1讲可编程逻辑器件原理 CPLD与FPGA的区别 CPLDFPGA 程序存储 内部EEPROMSRAM，外挂EEPROM 资源类型 组合电路资源丰富触发器资源丰富 集成度低高 使用场合 完成控制逻辑能完成比较复杂的算法 速度慢快 其他资源EAB，锁相环 保密性可加密一般不能保密 第1讲可编程逻辑器件原理 FPGA与CPLD的区别 nFPGA采用SRAM进行功能配置，可重复编程， 但系统掉电后，SRAM中的数据丢失。因此， 需在FPGA外加EPROM，将配置数据写入其中， 系统每次上电自动将数据引入

15、SRAM中。CPLD 器件一般采用EEPROM存储技术，可重复编程， 并且系统掉电后，EEPROM中的数据不会丢失， 适于数据的保密。 第1讲可编程逻辑器件原理 FPGA与CPLD的区别 nFPGA器件含有丰富的触发器资源，易于 实现时序逻辑，如果要求实现较复杂的 组合电路则需要几个CLB结合起来实现。 CPLD的与或阵列结构，使其适于实现大 规模的组合功能，但触发器资源相对较 少。 第1讲可编程逻辑器件原理 FPGA与CPLD的区别 nFPGA为细粒度结构，CPLD为粗粒度结构。 FPGA内部有丰富连线资源，CLB分块较小，芯 片的利用率较高。CPLD的宏单元的与或阵列较 大，通常不能完全被

16、应用，且宏单元之间主要 通过高速数据通道连接，其容量有限，限制了 器件的灵活布线，因此CPLD利用率较FPGA器 件低。 第1讲可编程逻辑器件原理 FPGA与CPLD的区别 nFPGA为非连续式布线，CPLD为连续式布线。 FPGA器件在每次编程时实现的逻辑功能一样， 但走的路线不同，因此延时不易控制，要求开 发软件允许工程师对关键的路线给予限制。 CPLD每次布线路径一样，CPLD的连续式互连 结构利用具有同样长度的一些金属线实现逻辑 单元之间的互连。连续式互连结构消除了分段 式互连结构在定时上的差异，并在逻辑单元之 间提供快速且具有固定延时的通路。CPLD的 延时较小。 第1讲可编程逻辑器

17、件原理 PLD器件的命名与选型 nEPM7 128 S L C 8410 nEPM7：产品系列为EPM7000系列 n128：有128个逻辑宏单元 nS：电压为5V，AE为3.3V，B为2.5V nL：封装为PLCC，Q代表PQFP等 nC：商业级（Commercial）070度， I：工业级（Industry），4085度 M：军品级（Military），55125度 n84：管脚数目 n10：速度级别 第1讲可编程逻辑器件原理 管脚的定义 n特殊功能的管脚 n电源脚VCC和GND，VCC一般分为VCCINT和VCCIO 两种 nJTAG管脚：实现在线编程和边界扫描 n配置管脚（FPGA）：

18、用于由EEPROM配置芯片 n信号管脚 n专用输入管脚：全局时钟、复位、置位 n可随意配置其功能为：输入、输出、双向、三态 第1讲可编程逻辑器件原理 PLD的设计步骤 设计输入 设计处理 下载编程 功能仿真 时序仿真 在线测试 第1讲可编程逻辑器件原理 设计输入 n原理图输入 n使用元件符号和连线等描述 n比较直观，但设计大规模的数字系统时则显得繁琐 nHDL语言输入 n逻辑描述功能强 n成为国际标准，便于移植 n原理图与HDL的联系与高级语言与汇编语言类 似 第1讲可编程逻辑器件原理 设计处理 n综合和优化 n优化：将逻辑化简，去除冗余项，减少设计所耗用的资源 n综合：将模块化层次化设计的多个文件合并为一个网表，使 设计层次平面化 n映射 n把设计分为多个适合特定器件内部逻辑资源实现的逻辑小块 的形式 n