第4章主存储器(新)

1、1 第四章第四章 主存储器主存储器 2 4.14.1存储器处于全机中心地位存储器处于全机中心地位 存储器：存放计算机程序和数据的设备存储器：存放计算机程序和数据的设备 存储系统：包括存储器以及管理存储器的软硬件存储系统：包括存储器以及管理存储器的软硬件 和相应的设备和相应的设备. 1.计算机执行的程序和数据均放在存储器中。计算机执行的程序和数据均放在存储器中。 2.采用了直接存储器存取采用了直接存储器存取(DMA)和输入输出通道和输入输出通道 技术技术. 3.共享存储器的多处理机共享存储器的多处理机. 3 4.2主存储器的分类主存储器的分类 按存储介质分按存储介质分 l半导体存储器、磁表面存储

2、器、光存储器半导体存储器、磁表面存储器、光存储器 按读写性质分按读写性质分 1. 随机读写存储器（随机读写存储器（random access memory,RAM） 静态随机存储器（静态随机存储器（SRAM）；）；动态随机存储器（动态随机存储器（DRAM） 由于它们存储的内容断电则消失故称为由于它们存储的内容断电则消失故称为易失性存储器易失性存储器 2.只读存储器（只读存储器（read-only memory,ROM） 掩膜型掩膜型ROM 可编程的可编程的ROM (programmable ROM, PROM) 可擦写的可擦写的PROM(erasable PROM，EPROM) 电可擦写的电可

3、擦写的PROM (electrically EPROM, EEPROM) 由于其内容断电也不消失故称为由于其内容断电也不消失故称为非易失性存储器非易失性存储器 4 4.3 存储器的主要技术指标存储器的主要技术指标 存储周期存储周期(memory cycle time)：连续启动两次独连续启动两次独 立的存储器操作所需间隔的最小时间立的存储器操作所需间隔的最小时间. 主要技术指标有主要技术指标有:主存容量主存容量,存储器存储时间和存储器存储时间和 存储周期存储周期. 存储容量存储容量(memory capacity)：存放信息的总数，通常存放信息的总数，通常 以字以字(word,字寻址字寻址)或

4、字节或字节 (Byte,字节寻址字节寻址)为单位表示存为单位表示存 储单元的总数储单元的总数. 微机中都以字节寻址微机中都以字节寻址,常用单位为常用单位为KB、MB、GB、TB。 存储器存储时间存储器存储时间(memory access time)：启动启动 一次存储器操作到完成该操作所经历的时间。一次存储器操作到完成该操作所经历的时间。 5 4.4主存储器的基本操作 主存储器用来暂时存储CPU正在使用的指令和数 据,它和CPU的关系最为密切。CPU通过使用AR （地址寄存器）和DR（数码寄存器）和总线与 主存进行数据传送。 为了从存储器中取一个信息字，CPU必须指定存储器 字地址并进行“读操

5、作。CPU需要把信息字的地址 送到AR，经地址总线送往主存储器.同时，CPU应用控 制线（read）发一个“读”请求.此后，CPU等待从主 存储器发来的回答信号通知CPU读”操作完成。主存 储器通过ready线做出回答，若ready信号为“1”，说 明存储字的内容已经读出，并放在数据总线上，送入 DR。这时“取”数操作完成。 6 为了“存一个字 到主存，CPU先将 信息字在主存中的 地址经AR送地址 总线，并将信息字 送DR,同时发出 写命令。主存储 器从数据总线接收 到信息字并按地址 总线指定的地址存 储，然后经ready线 发回存储器操作完 成信号,这时存 数操作完成。 7 4.5 读读/

6、写存储器（随机存储器写存储器（随机存储器RAM） 静态存储器静态存储器SRAMSRAM 依靠双稳态电路内部交叉反馈的机制存依靠双稳态电路内部交叉反馈的机制存 储信息。储信息。功耗较大功耗较大, ,速度快速度快, ,作作CacheCache。 动态存储器动态存储器DRAMDRAM 依靠电容存储电荷的原理存储信息。依靠电容存储电荷的原理存储信息。 功耗较小功耗较小, ,容量大容量大, ,速度较快速度较快, ,作主存。作主存。 1 1 静态存储器静态存储器SRAMSRAM T1T1、T3T3：MOSMOS反相器反相器 VccVcc 触发器触发器 T3T3 T1T1 T4T4 T2T2 T2T2、T4

7、T4：MOSMOS反相器反相器 T5T5T6T6 T5T5、T6T6：控制门管控制门管 字选 择线 字线：字线：选择存储单元选择存储单元 位线：位线：完成读完成读/ /写操作写操作 位线2 (1)(1)存储单元和存储器存储单元和存储器 位线1 当单元未选中时,字选择线保持低电位,两条位 线保持高电位, T5T5、T6T6截止，触发器和位线触发器和位线隔 开。 字选择线为高电位,单 元被选中。若原来处于 “1”态（T1导通、T2截 止），有电流自位线1 流向T1，位线1产生一 个负脉冲（由高变低）。 因T2截止，位线2不产 生负脉冲。 VccVcc T3T3 T1T1 T4T4 T2T2 T5T

8、5T6T6 字选 择线 若触发器处于“0”态， （T1截止、 T2导通），有电流自位线2流向T2， 位线2产生一个负脉冲。根据哪条 线产生负脉冲可判定存“0”还是“1”。 位线2 位线1 读操作过程： 写“1”：位线1送低电位， 位线2送高电位,单元被 选中时，位线2通过T6 向T1栅极充电，使T1导 通、而T2通过T5和位线 1放电，使T2截止）， 从而写入“1”。 VccVcc T3T3 T1T1 T4T4 T2T2 T5T5T6T6 字选 择线 写“0”：位线1送高电位，位线2送 低电位,单元被选中时，位线1通过 T5向T2栅极充电，使T2导通、而T1 通过T6和位线2放电，使T1截止）

9、， 从而写入“0”。 位线2 位线1 写操作过程： 11 12 13 2. 动态随机存储器动态随机存储器DRAM 1.存储单元和存储器原理存储单元和存储器原理 （1）三管存储单元（三管存储单元（ 1K位存储器）位存储器） 读出：读出： 读出数据线高读出数据线高 电位。读出选电位。读出选 择线高电位，择线高电位， T3导通。导通。 若：若：C存有电荷存有电荷 ，T2导通，读导通，读 出数据线通过出数据线通过 T3,T2接地，接地，读读 出电压为低电出电压为低电 平。平。 若若C无电荷，则无电荷，则 T2截止，截止，读出读出 数据线无变化数据线无变化 。 14 2. 动态随机存储器动态随机存储器D

10、RAM 1.存储单元和存储器原理存储单元和存储器原理 （1）三管存储单元 写入：写入： 写入数据线加写入数据线加 写入信号。写写入信号。写 入选择线加高入选择线加高 电位，电位，T1导通导通 ，C随写入信号随写入信号 而充电或放电而充电或放电 。 若若T1截止，截止，C 的电压保持不的电压保持不 变。变。 15 2. 动态随机存储器动态随机存储器DRAM 1.存储单元和存储器原理存储单元和存储器原理 （2）单管存储单元 （4K位） 写入：写入：字线为字线为高电高电 平平,T导通。若数据导通。若数据 线为低（写线为低（写1）且）且Cs 上无电荷，则上无电荷，则Vdd 通过通过T对对Cs充电。充电

11、。 若数据线为高（写若数据线为高（写0 ）且）且Cs上有电荷，上有电荷， 则则Cs 通过通过T放电。放电。 若写入数据与原存若写入数据与原存 数据相同，则数据相同，则Cs 上上 电荷保持不变。电荷保持不变。 16 2. 动态随机存储器动态随机存储器DRAM 1.存储单元和存储器原理存储单元和存储器原理 （2）单管存储单元 读出：数据线预充读出：数据线预充 电电为为高电平高电平,当字线当字线 来高电平，来高电平，T导通。导通。 若若Cs上有电荷，则上有电荷，则 通过通过T放电，使数据放电，使数据 线电位下降。线电位下降。 若若Cs上无电荷，数上无电荷，数 据线无电位变化。据线无电位变化。 在数据

12、线上接一个在数据线上接一个 读出放大器可检测读出放大器可检测 出出Cs上电荷的变化上电荷的变化 情况。判定存情况。判定存“0” 还是还是“1”。 17 继继4K位动态存储器之后，又出现了位动态存储器之后，又出现了16K位、位、64K 位、和位、和4M位的存储器。采用单管电路。位的存储器。采用单管电路。 优点：线路简单，面积小，速度快。优点：线路简单，面积小，速度快。 缺点：读出是破坏性的。缺点：读出是破坏性的。 读出后要对单元进行读出后要对单元进行“重写重写”以恢复原信息以恢复原信息 。 需要高灵敏度的读出放大器。需要高灵敏度的读出放大器。 下面以16KX1动态存储器为例介绍其原理。 18 1

13、9 （2）再生）再生 再生（刷新）：为保证再生（刷新）：为保证DRAM存储信息不遭破坏存储信息不遭破坏 ，必须在电荷漏掉以前，进行充电，以恢复原来，必须在电荷漏掉以前，进行充电，以恢复原来 的电荷，这一充电过程称为的电荷，这一充电过程称为再生再生或或刷新刷新。 DRAM的刷新一般应在的刷新一般应在2ms的时间内进行的时间内进行 一次。一次。 SRAM是以双稳态电路为存储单元的，因此是以双稳态电路为存储单元的，因此 不需刷新。不需刷新。 20 读出放大器原理：读出放大器原理： 右图触发器在无外右图触发器在无外 力作用下，力作用下，D,D必必 有一个高电平，一有一个高电平，一 个低电平。若将个低电

14、平。若将 D,D短路，则短路，则D,D 有相等的电位。断有相等的电位。断 开后，开后，D,D状态不状态不 定。但断开瞬间将定。但断开瞬间将 一很小的电荷量加一很小的电荷量加 到某一端，则触发到某一端，则触发 器必朝某确定方向器必朝某确定方向 变化。变化。 21 把选中单元的位线把选中单元的位线 和触发器的和触发器的D端相端相 连。读出时，先将连。读出时，先将 2时由时由“1”变变 “0”如选中单元的如选中单元的 位线电位下降，促位线电位下降，促 使使D端为低电位。端为低电位。 D为高电位，表示为高电位，表示 原存信息为原存信息为“1”。 同时同时D端低电位又端低电位又 使得读出单元充电使得读出

15、单元充电 ，进行重写。又是，进行重写。又是 再生放大器。再生放大器。 22 23 DRAM采用采用“读出读出”方式进行再生。接在数据方式进行再生。接在数据 线上的读出放大器又是再生放大器。读出时信线上的读出放大器又是再生放大器。读出时信 息得以刷新。息得以刷新。 DRAM每列都有自己的读放，因此只要依每列都有自己的读放，因此只要依 次改变行地址，轮流对每一行进行读出，次改变行地址，轮流对每一行进行读出， 就可以对一行中的所有单元进行刷新。就可以对一行中的所有单元进行刷新。 这种再生也叫这种再生也叫行地址再生行地址再生。 24 4.6 非易失性半导体存储器非易失性半导体存储器 只读存储器只读存储

16、器(ROM) 掩模式掩模式ROM由芯片制造商在制造时由芯片制造商在制造时 写入内容，只能读不能在写入。写入内容，只能读不能在写入。 2. 可编程序的只读存储器可编程序的只读存储器(PROM) PROM可由用户根据需要写入内容，常可由用户根据需要写入内容，常 见的熔丝式见的熔丝式PROM是以熔丝的接通和断是以熔丝的接通和断 开来表示所存信息开来表示所存信息“0”和和“1”的的 用用 户根据需要断开某些单元的熔丝（写入户根据需要断开某些单元的熔丝（写入 ）。）。 断开后不能再接通，因此是一次性写入断开后不能再接通，因此是一次性写入 的存储器。的存储器。 25 3.可擦除可编程序的只读存储器可擦除可

17、编程序的只读存储器（EPROM） 为了能多次修改 ROM中的内容，产生了 EPROM。其基本存储单元由一个管子组成，但 与其他电路相比管于内多增加了一个浮置栅。 26 3.可擦除可编程序的只读存储器可擦除可编程序的只读存储器（EPROM） 如编程序（写入）时，控制栅接 12V编程序电压 Vpp，源极接地，漏极上加5V电压、漏源极间的 电场作用使电子穿越沟道，在控制栅的高压吸引 下这些自由电子越过氧化层进入浮置栅当停置栅 极获得足够多的自由电子后，漏源极间便形成导 电沟道（接通状态），信息存储在周围都被氧化 层绝缘的浮置栅L，即使掉电，信息仍保存。当 EPROM中的内容需要改写时，先将其全部内容

18、 擦除，然后再编程、擦除是靠紫外线使浮置栅上 电荷泄漏而实现的。EPROM芯片封装上方有一 个石英玻璃窗口，将器件从电路上取下，用紫外 线照射这个窗口可实现整体擦除、EPROM的编 程次数基本不受限制（型号为27*）。 27 4.可电擦可编程序只读存储器可电擦可编程序只读存储器（EEPROM ） EEPROM的编程序原理与EPROM相同，但擦 除原理完全不同，重复改写的次数有限制（因氧 化层被磨损），一般为10万次。其读写操作可按 每个位或每个字节进行，类似于SRAM，但每字 节的写入周期要几毫秒，比SRAM长得多、 EEPROM的每个存储单元采用两个晶体管，其栅 极氧化层比EPROM薄，因此

19、具有电擦除功能（ 型号28*）。 28 5.快擦除读写存储器快擦除读写存储器（Flash Memory） Flash Memory是在 EPROM与 EEPROM基础上 发展起来的，它与EPROM一样，用单管来存储 一位信息，它与EEPROM相同之处是用电来擦除 、但是它只能擦除整个区或整个器件。快擦除读 写存储器于1983年推出，1988年商品化。它兼有 ROM和RAM两者的性能，又有DRAM一样的高 密度。目前价格已低于DRAM，芯片容量已接近 于DRAM，是唯一具有大存储量、非易失性、低 价格、可在线改写和高速度（读）等特性的存储 器、它是近年来发展很快很有前途的存储器（型 号29*）

20、29 4.7 DRAM的研制与发展的研制与发展 近年来，开展了基于DRAM结构的研究与发展工作 ，现简单介绍目前使用的类型于下； 1. 增强型 DRAM (EDRAM) 增强型DRAM(EDRAM)改进了CMOS制造工艺 ，使晶体管开关加速，其结果使EDRAM的存取 时间和周期时间比DRAM减少一半，而且在 EDRAM芯片中还集成了小容量的SRAMcache. 30 2. cache DRAM (CDRAM) 其原理与EDRAM相似，其主要差别是 SRAMcache的容量较大，且与真正的cache 原理 相同。 31 3. EDO DRAM 扩充数据输出（extended data out 简

21、称EDO），它在完成当前内存 周期前即可开始下一内存周期的 操作,因此能提高数据带宽或传输 率。 32 4.同步DRAM（SDRAM） 具有新结构和新接口的SDRAM已被广泛应用 于计算机系统中、它的读写周期（10n15ns） 比EDO DRAM（20ns30ns）快，取代了EDO DRAM。 典型的DRAM是异步工作的，处理器送地址和 控制信号到存储器后，等待存储器进行内部操作 （选择行线和列线读出信号放大并送输出缓冲器 等），因而影响了系统性能。而SDRAM与处理 器之间的数据传送是同步的，在系统时钟控制下 ，处理器送地址和控制命令到SDRAM后，在经 过一定数量（其值是已知的）的时钟周期

22、后， SDRAM完成读或写的内部操作、在此期间，处 理器可以去进行其他工作，而不必等待之。 33 5.Rambus DRAM(RDRAM) 该芯片采取垂直封装，所有引出针都从一边该芯片采取垂直封装，所有引出针都从一边 引出，使得存储器的装配非常紧凑。它与引出，使得存储器的装配非常紧凑。它与 CPU之间传送数据是通过专用的之间传送数据是通过专用的RDRAM总总 线进行的，而且不用通常的线进行的，而且不用通常的RAS,CAS,WE和和 CE信号。信号。 RambusRambus得到得到 IntelIntel公司的支持，其高公司的支持，其高档档的的 Pentium Pentium 处处理器采用了理器

23、采用了 Rambus DRAMRambus DRAM结构结构 。 34 6.集成随机存储器（IRAM） 将整个DRAM系统集成在一个芯片内，包括存储单元 阵列、刷新逻辑、裁决逻辑、地址分时、控制逻辑及时 序等、片内还附加有测试电路。 7. ASIC RAM 根据用户需求而设计的专用存储器芯片，它以 RAM为中心，并结合其他逻辑功能电路。例如 ，视频存储器（video memory）是显示专用存储 器，它接收外界送来的图像信息然后向显示系统 提供高速串行信息。 35 4.8 主存储器的组成与控制主存储器的组成与控制 主存储器主存储器:计算机中存放当前正在执计算机中存放当前正在执 行的程序和其使用

24、数据的存储器行的程序和其使用数据的存储器. 存储器的地址存储器的地址:对存储单元进行顺序对存储单元进行顺序 编号编号. 地址空间地址空间:地址长度所限定能访问的地址长度所限定能访问的 存储单元数目存储单元数目. 36 主存储器的基本组成与结构主存储器的基本组成与结构 M A R 地地 址址 译译 码码 器器 存存 储储 体体 读读 写写 电电 路路 M D R K 位位 地地 址址 总总 线线 . . N 位位 数数 据据 总总 线线 控制电路控制电路 控制信号控制信号 37 常用的半导体存储器芯片有多字一位片和多常用的半导体存储器芯片有多字一位片和多 字多位片，（字多位片，（4位、位、8位）

25、，如位），如16M位容量的芯位容量的芯 片可以有片可以有16M1位和位和4M4位等形式。位等形式。 一个存储器芯片的容量有限，因此，应一个存储器芯片的容量有限，因此，应 用中需进行扩展。包括用中需进行扩展。包括位扩展位扩展和和字扩展字扩展 。 38 I/O I/O 1 存储器容量的扩展存储器容量的扩展 （1）位扩展）位扩展 4M 1 I/O I/O 数数 据据 线线 8 条条 D7 。 。 D0 地地 址址 线线 22 条条 A21 A0 CS R/W 用用4M 1的的芯片芯片组成组成 4M 8的存储器的存储器 39 特点：地址线、片选特点：地址线、片选CS、读写控制相并联。读写控制相并联。

26、数据线分别引出。数据线分别引出。 40 （2）字扩展）字扩展 字扩展指的是：增加存储器中字的数量。字扩展指的是：增加存储器中字的数量。 连接方式：将各芯片的地址线、数据线、读写控制线连接方式：将各芯片的地址线、数据线、读写控制线 相应并联，由片选信号来区分各芯片的地址范围。相应并联，由片选信号来区分各芯片的地址范围。 例：用例：用4个个16K 8位芯片组成位芯片组成64K 8位的存储器。位的存储器。 地址线地址线 A15A14 A13A12 A11A10 A9A8 A7A6 A5A4 A3A2 A1A0 0 0 0 0 , 0 0 0 0, 0 0 0 0, 0 0 0 0 0000H 0 1

27、 1 0 1 1 1 1 1 1 1 1 1 1 1 1 1 1 1 1 FFFFH 41 0000H 3FFFH 4000H 7FFFH 8000H BFFFH C000H FFFFH 42 字扩展字扩展 CS 1M 8 R/W D7D0 CS 1M 8 R/W D7D0 R/W A20 A19 A0 A19A0A19A0 43 (3)字位扩展字位扩展 如果一个存储容量为如果一个存储容量为M N位位 所用芯片规格为所用芯片规格为L K位位 那么这个存储器共用那么这个存储器共用M/L N/K个个芯片芯片 例如：要组成例如：要组成16M 8位位的存储器系统，的存储器系统， 需多少片需多少片4M

28、1位位的芯片？的芯片？ l 16M/4M 8/1= 32片片 若有芯片规格为若有芯片规格为1M 8位位 l则需则需16M/1M 8/8= 16片片 44 8 片片 4组组 A23A22 16M*8位位 D7D0 CS I/O 4M*1位位 A21A0 R/W CS I/O 4M*1位位 A21A0 R/W CS I/O 4M*1位位 A21A0 R/W CS I/O 4M*1位位 A21A0 R/W A21A0 译码器译码器 Y0 Y3 45 例如：使用Intel2114芯片（1K 4bit）扩展为 4K 8bit存储器 A0 | A9 A0 | A9 D3 | D0 D7-D4 D3 | D

29、0 A0 | A9 D7-D4 A0 | A9 D3 | D0 A0 | A9 D7-D4 A0 | A9 D3 | D0 A0 | A9 D7-D4 A0 | A9 译码器 46 2. 存储控制存储控制 在存储器中，往往需要增设附加电路、这些附加 电路包括地址多路转换线路、地址选通、刷新逻辑 ，以及读/写控制逻辑等。 在大容量存储器芯片中，为了减少芯片地址线 引出端数目将地址码分两次送到存储器芯片， 因此芯片地址线引出端减少到地址码的一半。 刷新逻辑是为动态MOS随机存储器的刷新准备 的、通过定时刷新、保证动态MOS存储器的信息 不致丢失。 47 通常，在再生过程中只改变行选择线地址，每通常

30、，在再生过程中只改变行选择线地址，每 次再生一行依次对存储器的每一行进行读出，就次再生一行依次对存储器的每一行进行读出，就 可完成对整个可完成对整个RAM的刷新。的刷新。 从上一次对整个存储器刷新结束下一次对整个从上一次对整个存储器刷新结束下一次对整个 存储器全部刷新一遍为止，这一段时间间隔称作存储器全部刷新一遍为止，这一段时间间隔称作 再生周期再生周期，又叫，又叫刷新周期刷新周期，一般为，一般为2ms。 动态动态MOS存储器采用存储器采用“读出读出”方式进行刷新、方式进行刷新、 因为在读出过程中恢复了存储单元的因为在读出过程中恢复了存储单元的MOS栅极栅极 电容电荷并保持原单元的内容，所以读

31、出过程电容电荷并保持原单元的内容，所以读出过程 就是再生过程。就是再生过程。 48 （l）集中刷新集中刷新 集中式刷新指在一个刷新周期内，利用一段固定的时间依次对 存储器的所有行逐一再生，在此期间停止对存储器的读和写 。 通常有两种刷新方式通常有两种刷新方式: 例如，一个存储器有1024行，系统工作周期为 200ns。RAM刷新周期为2ms。这样，在每个刷 新周期内共有 10 000个工作周期，其中用于再 生的为 1024个工作周期，用于读和写的为 8 976个工作周期。即(2ms/200ns)-1024=8976。 集中刷新的缺点是在刷新期间不能访问存储 器，有时会影响计算机系统的正确工作。

32、 49 （2）分布式刷新）分布式刷新 在在2mS时间内分散地将时间内分散地将1024行刷新一遍。行刷新一遍。 具体做法是：将刷新周期除以行数，得到两具体做法是：将刷新周期除以行数，得到两 次刷新操作之间的时间间隔次刷新操作之间的时间间隔t,利用逻辑电路每隔利用逻辑电路每隔 时间时间t产生一次刷新请求。产生一次刷新请求。 动态动态MOS存储器的刷新需要有硬件电路存储器的刷新需要有硬件电路 的支持包括的支持包括刷新计数器刷新计数器、刷新访存裁决刷新访存裁决，刷新刷新 控制逻辑控制逻辑等。这些线路可以集中在等。这些线路可以集中在RAM存储存储 控制器芯片中。控制器芯片中。 50 举例：举例：Inte

33、l 8203 DRAM控制器控制器 为控制为控制2117，2118和和2164 DRAM芯片而设计的。芯片而设计的。 2117，2118是是16K 1位的位的DRAM芯片芯片,2164 是是 64K 1位的位的DRAM芯片。芯片。 因此，因此， Intel 8203 有有16K和和64K两种工作模两种工作模 式。式。 51 地址处理部分地址处理部分 时序处理部分时序处理部分 AL0AL7,AH0AH7 输出信号：输出信号： OUT0OUT7 输入：输入：RD,WR， B0B1, REFRQ 输出：输出：WE,CAS, RAS0RAS3 输入：输入：RD,WR， B0B1, REFRQ 输出：输

34、出：WE,CAS, RAS0RAS3 52 3. 存储校验线路存储校验线路 计算机在运行过程中，主存储器和计算机在运行过程中，主存储器和CPU、 各种外设频繁地交换数据，由于各种原因，数各种外设频繁地交换数据，由于各种原因，数 据在存储过程中有可能出错，所以，一般在主据在存储过程中有可能出错，所以，一般在主 存储器中设置校验线路。存储器中设置校验线路。 常见的是奇偶校验和海明码校验。常见的是奇偶校验和海明码校验。 53 49 多体交叉存储器多体交叉存储器 计算机中大容量的主存，可由多个存储体组成，计算机中大容量的主存，可由多个存储体组成， 每个体都具有自己的读写线路、地址寄存器和数据寄每个体都具有自己的读写线路、地址寄存器和数据寄 存器，称为存器，称为存储模块存储模块。 4.9.1 编址方式编址方式 如果在如果在M个模块上交叉编址（个模块上交叉编址（M=2m），），则称为则称为 模模 M交叉编址交叉编址。 设存储器包括设存储器包括M个模块，每个模块的容量为个模块，每个模块的容量为L， 各存储模块进行低位交叉编址，各存储模块进行低位交叉编址，连续的地址分布在相连续的地址分布在相 邻的模块中邻的模块中。第。第i个模块个模块Mi的地址编号应按下式给出的地址编号应按下式给