译码器、数据选择器、加法器、数值比较器

1、若干常用的组合逻辑电路若干常用的组合逻辑电路 一、编码器 0 1 0 1 0 1 0 1 0 0 1 1 0 0 1 1 0 1 0 0 0 0 0 0 0 0 1 0 0 0 0 0 1 0 0 0 0 0 0 0 0 0 0 1 0 0 0 0 0 0 0 0 1 0 0 0 0 0 0 0 1 1 1 1 0 0 0 0 0 0 0 1 0 0 0 0 0 0 1 0 0 0 0 0 0 1 0 0 0 I 1 I 2 I 3 I 4 I 6 I 5 I 7 I 0 Y 2 Y 1 Y 输输 入入 输输 出出 3位二进制编码器的真值表位二进制编码器的真值表 201234567012345

2、67 0123456701234567 10123456701234567 0123456701234567 0 YI I I I I I I II I I I I I I I I I I I I I I II I I I I I I I YI I I I I I I II I I I I I I I I I I I I I I II I I I I I I I Y 0123456701234567 0123456701234567 I I I I I I I II I I I I I I I I I I I I I I II I I I I I I I 0 I 1 I 2 I 3 I 4 I

3、 5 I 6 I 7 I 8线线 - 3线编码器线编码器 0 Y 1 Y 2 Y 3位二进制（位二进制（8线线3线）线） 编码器的框图编码器的框图 75310 76321 76542 IIIIY IIIIY IIIIY 2 Y 1 Y 0 Y 1 I 2 I 3 I 4 I 5 I 6 I 7 I 低电 平 实例： 74HC1 48 选通信号 )( )( )( SIIIIIIIIIIY SIIIIIIIIY SIIIIY 64216435670 542345671 45672 )( 45672 IIIIY 选通信号 )(SIIIIY 45672 0S 1S 附 加 输 出 信 号 )( )(

4、)( SIIIIIIII SSIIIIIIIIY SIIIIIIIIY EX S 01234567 01234567 01234567 为0时，电路工作 无编码输入 为0时，电路工作 有编码输入 输 入输 出 1XXXXXXXX11111 01111111111101 0XXXXXXX000010 0XXXXXX0100110 0XXXXX01101010 0XXXX011101110 0XXX0111110010 0XX01111110110 0X011111111010 00111111111110 76543210 IIIIIIIIS 012 YYY EXS YY 的优先权最高，的优先权

5、最高， 的优先的优先权权最低。最低。 7 I 0 I 状态 11不工作 01工作，但无输 入 10工作，且有输 入 00不可能出现 附加输出信号的状态及含意 EXS YY EX Y 2 Y 1 Y 0 Y 7 I 6 I 5 I 4 I 3 I 2 I 1 I 0 I S S Y 74HC148 74HC148的框图的框图 第一片的第一片的 作为输出编码的第作为输出编码的第4 4位位 EX Y 015 AA 0 A 15 A S Y S 15 A 14 A 13 A 12 A 11 A 10 A 9 A 8 A 7 A 6 A 5 A 4 A 3 A 2 A 1 A 0 A EX Y 2 Y

6、1 Y 0 Y 7 I 6 I 5 I 4 I 3 I 2 I 1 I 0 I S S Y 74LS148 EX Y 2 Y 1 Y 0 Y 7 I 6 I 5 I 4 I 3 I 2 I 1 I 0 I S S Y 74LS148 3 G 3 Z 0 G 0 Z 2 G 2 Z 1 G 1 Z 2译码器 一、二进制译码器 译码输入：译码输入：n位位二进制二进制代码代码 译码输出：译码输出：m位输出信号位输出信号(高低电平高低电平)m=2n 译码规则：对应输入的译码规则：对应输入的一组二进制代码一组二进制代码有且仅有一个输有且仅有一个输 出端为有效电平，其余输出端为相反电平出端为有效电平，其余

7、输出端为相反电平 3线线- 8线译码器线译码器 2 A 1 A 0 A 0 Y 1 Y 2 Y 3 Y 4 Y 5 Y 6 Y 7 Y 3位二进制（位二进制（3线线 8线）译码器的框图线）译码器的框图 用二极管与门阵列组成的用二极管与门阵列组成的3线线 8线译码器。线译码器。 2 A 1 A 0 A CC V 2 Y 0 Y 1 Y 3 Y 4 Y 5 Y 6 Y 7 Y 用二极管与门阵列组成的用二极管与门阵列组成的3线线 8线译码器。线译码器。 2 A 1 A 0 A CC V 2 Y 0 Y 1 Y 3 Y 4 Y 5 Y 6 Y 7 Y 用二极管与门阵列组成的用二极管与门阵列组成的3线线

8、 8线译码器。线译码器。 2 A 1 A 0 A CC V 2 Y 0 Y 1 Y 3 Y 4 Y 5 Y 6 Y 7 Y 用二极管与门阵列组成的用二极管与门阵列组成的3线线 8线译码器。线译码器。 2 A 1 A 0 A CC V 2 Y 0 Y 1 Y 3 Y 4 Y 5 Y 6 Y 7 Y 用二极管与门阵列组成的用二极管与门阵列组成的3线线 8线译码器。线译码器。 2 A 1 A 0 A CC V 2 Y 0 Y 1 Y 3 Y 4 Y 5 Y 6 Y 7 Y 用二极管与门阵列组成的用二极管与门阵列组成的3线线 8线译码器。线译码器。 2 A 1 A 0 A CC V 2 Y 0 Y 1

9、 Y 3 Y 4 Y 5 Y 6 Y 7 Y 用二极管与门阵列组成的用二极管与门阵列组成的3线线 8线译码器。线译码器。 2 A 1 A 0 A CC V 2 Y 0 Y 1 Y 3 Y 4 Y 5 Y 6 Y 7 Y 用二极管与门阵列组成的用二极管与门阵列组成的3线线 8线译码器。线译码器。 2 A 1 A 0 A CC V 2 Y 0 Y 1 Y 3 Y 4 Y 5 Y 6 Y 7 Y 1 0 0 0 0 0 0 0 0 1 0 0 0 0 0 0 0 0 1 1 0 0 1 1 0 1 0 1 0 1 0 1 0 0 0 0 1 1 1 1 0 0 0 0 0 0 0 1 0 0 0 0

10、 0 0 1 0 0 0 1 0 0 0 0 0 0 0 0 1 0 0 0 0 0 0 0 0 1 0 0 0 0 0 0 0 0 1 0 0 2 A 1 A 0 A 0 Y 2 Y 1 Y 输输 入入输输 出出 3 Y 4 Y 5 Y 6 Y 7 Y 真值表 逻辑表达式： 70127 20122 10121 00120 mAAAY mAAAY mAAAY mAAAY . 用电路进行实现 用二极管与门阵 列组成的3线8 线译码器 0 G 1 G 2 G 3 G 4 G 5 G 6 G 0 Y 1 Y 2 Y 3 Y 4 Y 5 Y 6 Y 7 Y S S G 1 S 0 A 1 A 2 A

11、2 S 3 S 用与非门组成的3线-8线译码器 74LS138 7 G 02100 ()YA A Am 当当S=1时时 12101 ()YA A Am 32103 ()YA A Am 42104 ()YA A Am 52105 ()YA A Am 62106 ()YA A Am 72107 ()YA A Am 22102 () YA A Am 0 G 1 G 2 G 3 G 4 G 5 G 6 G 0 Y 1 Y 2 Y 3 Y 4 Y 5 Y 6 Y 7 Y S S G 1 S 0 A 1 A 2 A 2 S 3 S 用与非门组成的3线-8线译码器 74LS138 7 G 1 1 1 1 1

12、 1 1 1 1 0 1 1 1 1 1 1 1 1 0 1 0 0 1 1 0 0 1 1 0 1 0 1 0 1 0 1 0 0 0 0 1 1 1 1 1 1 0 1 1 1 1 1 1 1 1 1 1 0 1 1 1 1 1 1 1 1 1 1 1 1 1 0 1 1 1 1 1 1 1 1 0 1 1 1 1 1 1 1 1 0 1 1 1 1 1 1 1 1 0 1 1 1 1 1 2 A 1 A 0 A 0 Y 1 Y 输输 入入输输 出出 3 Y 4 Y 5 Y 6 Y 7 Y 2 Y 0 1 1 1 1 1 1 1 1 1 0 0 0 0 0 0 0 0 1 S 23 SS

13、03210 13210 73210 () () () ZD D D D ZD D D D ZD D D D 015 Z Z 7 Y 2 Y 1 Y 0 Y 1 S 2 S 3 S 74LS138（1） 2 A 1 A 0 A 3 Y Y 4 5 Y 6 Y 0 Z 1 Z 2 Z 3 Z 4 Z 5 Z 6 Z 7 Z 74LS138（2） 8 Z 9 Z 10 Z 11 Z 12 Z 13 Z 14 Z 15 Z 0 D 1 D 2 D 3 D V5 用两片用两片74LS138接成的接成的4线线16线译码器线译码器 7 Y 2 Y 1 Y 0 Y 3 Y Y 4 5 Y 6 Y 1 S 2

14、S 3 S 2 A 1 A 0 A 83210 93210 153210 () () () ZD D D D ZD D D D ZD D D D 利用课本图4.3.8图解释 三、用译码器设计组合逻辑电路 1. 基本原理 3位二进制译码器给出3变量的全部最 小项; n位二进制译码器给出n变量的全部最 小项; 任意函数 将n位二进制译码输出的最小项组合 起来，可获得任何形式的输入变量不 大于n的组合函数 i mY 1 2 3 4 ZACA BCAB C ZBCA B C ZA BAB C ZA BCB CABC 13456 2137 3235 40247 ZABCAB CA BCAB Cmmmm

15、ZABCA BCA B Cmmm ZA BCA BCAB Cmmm ZA BCAB CA B CABCmmmm 13456 2137 3235 40247 () () () () Zm m m m Zmm m Zm m m Zm m m m 1 C B A 7 Y 2 S 1 S 0 A 1 A 3 S 0 Y 1 Y 2 Y 3 Y 4 Y 5 Y 6 Y 74LS138 2 A 1 Z 2 Z 3 Z 4 Z 0 5 4 3 2 110 9 8 7 6 ， ， ， ， ， a gb f ec d 10 9 8 7 6 5 4 3 2 1 PD. PD. 5432 1 10 987 6， a

16、 b c d ef g PD.a b c d ef g 1. 七段字符显示器 3 A 0 A 1 A d Y e Y b Y c Y f Y g Y 2 A a Y a gb f ec d 10 9 8 7 6 5 4 3 2 1 PD. 32103120 () a YA A A AA AA A 1 0 0 1 0 1 1 1 1 1 0 0 1 0 0 0 23A A 01A A 00 00 011110 01 11 10 00 (a) a Y 1 1 1 1 1 0 0 1 1 1 0 0 1 0 0 0 23A A 01A A 00 00 011110 01 11 10 (b) b Y

17、31210210 () b YA AA A AA A A 32210 () c YA AA A A 1 1 0 1 1 1 0 1 1 1 0 1 0 1 0 0 23A A 01A A 00 00 011110 01 11 10 (c) c Y 1 0 0 1 0 1 1 0 1 0 0 1 1 1 1 1 23A A 01A A 00 00 011110 01 11 10 (d) d Y 210210210 () d YA A AA A AA A A 210 () e YA AA 3202110 () f YA A AA AA A 321210 () g YA A AA A A 1 0 0

18、 1 0 0 0 0 0 0 0 0 1 1 1 1 23A A 01A A 00 00 011110 01 11 10 (e) e Y 1 1 1 1 0 1 1 1 0 0 0 0 0 1 1 0 23A A 01A A 00 00 011110 01 11 10 (f) f Y 0 1 1 1 0 1 1 1 1 0 0 1 1 1 1 1 23A A 01A A 00 00 011110 01 11 10 (g) g Y 32103120 31210210 32210 210210210 210 3202110 321210 () () () () () () () a b c d e

19、 f g YA A A AA AA A YA AA A AA A A YA AA A A YA A AA A AA A A YA AA YA A AA AA A YA A AA A A 3 A 3 A 0 A 1 A 2 A 2 A 1 A 0 A a Y f Y e Y g Y b Y c Y d Y CC V LT BI /RBO RBI GND (7448) 32103120 31210210 32210 210210210 210 3202110 321210 () () () () () () () a b c d e f g YA A A AA AA A YA AA A AA A

20、A YA AA A A YA A AA A AA A A YA AA YA A AA AA A YA A AA A A 3数据选择器 数据输出数据输出 地址码地址码 多多 路路 数数 据据 输输 入入 究竟选择哪一路数据输出由究竟选择哪一路数据输出由A1、A0两位地址码决定。两位地址码决定。 数据选择器数据选择器 4选选1数据选择器数据选择器 输输 入入输输 出出 A1A0Y 0 0 1 1 0 1 0 1 D0 D1 D2 D3 3 100101102103 0 ii i YA A DA A DA A DA A Dm D Y 4选1 数据 选择器 D0 D1 D2 D3 A1 A0 真值表真

21、值表 双双4选选1数据选择器数据选择器74LS153 MULTIPLEXER 1C1 1GN 1C0 2C0 2GN 2C2 1C2 1C3 B A 2C1 2C3 1Y 2Y 74153 inst 8选选1数据选择器数据选择器74LS151 21002101 21032102 21042105 21062107 FA A A DA A A D A A A DA A A D A A A DA A A D A A A DA A A D MULTIPLEXER GN C B A D5 D0 D1 D4 D3 D2 D6 D7 Y WN 74151 inst 以双以双4 4选选1 1数据选择器为例，

22、说明工作原理。数据选择器为例，说明工作原理。 1 Y 2 Y 1 A 0 A 10 D 11 D 12 D 13 D 20 D 21 D 22 D 23 D 1 S 2 S TG1 TG1 TG1 TG1 TG1 TG1 TG1 TG1 TG1 TG1 TG1 TG1 双双4选选1数据选择器数据选择器74HC153 110101110121013101 ()()()()YDA ADA ADA ADA AS 1 Y 1 A 0 A 10 D 11 D 12 D 13 D 1 S TG1 TG1 TG1 TG1 TG1 TG1 A1A0Y1 1XX0 000D1 0 001D1 1 010D1 2

23、 011D1 3 1 S ZR A GR AGRA GRAGRAG ()()() 1 ()ZR AGR AGR AGAG GA AA 0 1 0 12 3 1 DR DDR D A G R 1 Y Z S 0 A 1 A 0 D 1 D 2 D 3 D 74HC153 1 2 例：用两个“四选一”接成“八 选一” “四选一”只有2位地址输入，从四个输入中选中一个 “八选一”的八个数据需要3位地址代码指定其中任何一 个 7012601250124012 3012201210120012 DAAADAAADAAADAAA DAAADAAADAAADAAAY )()()()( )()()()( 位地

24、址输入端作为第利用3 S ZA B CACA BC 0210121022103210 4210521062107210 ()()()() ()()()() YDA A AD A A ADA A AD A A A DA A AD A A ADA A ADA A A 1 ()0 ()0 () 1 () 0 () 1 ()0 () 1 () ZA B CACA BC A B CA B CA BCA BC AB CAB CABCABC 解：解：8选选1数据选择器逻辑函数式为：数据选择器逻辑函数式为： 0 1 6421 7530 DDDD DDDD CA BA AA 0 1 2 0 1 6421 753

25、0 DDDD DDDD CA BA AA 0 1 2 13 D 20 D 21 D 22 D 23 D 2 S 4 D 5 D 6 D 7 D 0 D 1 D 2 D 3 D 0 A 2 A 1 A 1 A 0 A Y 2 Y 1 Y 2 G 1 G 74HC153 1 S 10 D 11 D 12 D C A B Z 0 1 1 S 2 S 四、加法器 A B S COCO SA BABAB COAB 0 0 1 1 0 1 0 1 0 1 1 0 0 0 0 1 ABSCO 输输 入入输输 出出 A B S CO CI 0 0 0 0 1 1 1 1 A 0 0 1 1 0 0 1 1 B

26、 0 1 0 1 0 1 0 1 S 0 1 1 0 1 0 0 1 CO 0 0 0 1 0 1 1 1 输输 入入输输 出出 ()SA B CIAB CIA BCIABCI 0 0 0 01 1 1 1 1 0 00011110 CI AB S A B S COCO CICI 双全加器双全加器74LS183的图形符号的图形符号 0 1 1 10 0 1 0 1 0 00011110 CI AB CO 0 ()COA BB CIA CI 合并0求反 二、多位加法器 1. 串行进位加法器 优点：简单 缺点：慢 2. 超前进位加法器 基本原理：加到第i位 的进位输入信号是两 个加数第i位以前各位 （0 j-1）的