清华大学计算机原理课件第四章半导体存储器2of2_619904460

1、 1 4.44.4存储器和存储器和CPUCPU连接连接 一、考虑的几个方面一、考虑的几个方面 、地址分配、地址分配 - 各部分存储器电路在计算机各部分存储器电路在计算机 整个存储器空间中占用的整个存储器空间中占用的 物理地址。物理地址。 、速度配合、速度配合 、总线负载能力、总线负载能力 每部分存储器电路（芯片）有一个芯片选中控制每部分存储器电路（芯片）有一个芯片选中控制 端，由端，由高位地址信号高位地址信号加必要加必要控制信号译码控制信号译码产生。产生。 地址连续问题地址连续问题 ：不够就加驱动器不够就加驱动器。 ：不够快就在不够快就在CPUCPU时序中插入时序中插入 等待周期。等待周期。

2、2 内存地址空间的分配内存地址空间的分配 在PC机中，大部分存储区域已被系统使用 或被系统保留，用户扩展存储器可选择的 地址范围一般落在0C0000H 0DFFFFH范 围内。当然，实际设计时，还需要考虑系 统的具体配置，以及是否需要设置选择开 关改变扩展存储器的地址范围。 3 二、片选译码二、片选译码 常用的片选控制译码方法有线选法、译码法 （部分译码法、全译码法）等。 线选法线选法 部分译码法部分译码法 全译码法全译码法 4 （1） 8KB CS （2） 8KB CS （3） 8KB CS （4） 8KB CS 1111 A13 A14 A16 A15 A0A12 线选结构示意图线选结构示

3、意图 线选法线选法 每一根地址线选通一块芯片，这种方法称为线选法。每一根地址线选通一块芯片，这种方法称为线选法。 当存储器容量不大当存储器容量不大, ,所使用的存储芯片数量不多所使用的存储芯片数量不多, ,而而CPUCPU寻址空间远远寻址空间远远 大于存储器容量时大于存储器容量时, ,可用高位地址线直接作为存储芯片的片选信号。可用高位地址线直接作为存储芯片的片选信号。 5 4个片选信号使用个片选信号使用4根地址线，电路结构简单。根地址线，电路结构简单。 缺点是：缺点是： u 系统必须保证系统必须保证A16A13不能同时为有效低电平；不能同时为有效低电平； u 同部分译码法一样，因为最高段地址信

4、号（同部分译码法一样，因为最高段地址信号（ A19 A17 ） 不参与译码，也存在地址重叠问题；不参与译码，也存在地址重叠问题； A13 A16 A14 A15 R/W D0 D7 A0 A12 8K*8 D07 8K*8 D07 8K*8 D07 CS1 8K*8 D07 6 部分译码法 用高位地址中的一部分地址进行译码产生片选信号。 8KB (2) CS 8KB (1) CS 8KB (4) CS 2-4 译码器 A0A12 A13A14 Y0 Y1 Y3 7 芯片A19 A15 A14A13A12 A0地址空间（顺序方式） 00 000000000000 0 1111111111111

5、01 10 11 与全译码方式的唯一区别是：系统最高段地址信号（与全译码方式的唯一区别是：系统最高段地址信号（ A19A15 ） 不参与片选译码，即这几位地址信号可以为任何值。不参与片选译码，即这几位地址信号可以为任何值。 共占用共占用 25组地组地 址址 00000 11000 11111 11000 11000 11000 000000H 001FFFH 0C0000H 0C1FFFH 0F8000H 0F9FFFH 造成造成 地址地址 空间空间 的重的重 叠叠 0C2000H 0C3FFFH 0C4000H 0C5FFFH 0C6000H 0C7FFFH 8 全译码法 用全部的高位地址进

6、行译码产生片选信号。 8KB (2) CS 8KB (1) CS 8KB (4) CS 译码器 A0A12 A13A19 Y0 Y1 Y3 9 芯芯 片片 A19 A15 A14A13A12A0地址空间（顺序方式）地址空间（顺序方式） 0C0000H 0C1FFFH 0C2000H 0C3FFFH 0C4000H 0C5FFFH 0C6000H 0C7FFFH 全译码方式下，系统的全译码方式下，系统的每一条地址线都应该参与译码。每一条地址线都应该参与译码。设该扩设该扩 展存储器占用展存储器占用0C0000H开始开始的一段连续地址空间，则可用下表的一段连续地址空间，则可用下表 表示系统地址信号与

7、各芯片所占地址空间的关系：表示系统地址信号与各芯片所占地址空间的关系： 0000000000000 1111111111111 1100000 1100001 1100010 1100011 从该表中可以看出：从该表中可以看出： 低位地址线低位地址线A12A0应直接接在存储芯片上，寻址片内应直接接在存储芯片上，寻址片内8K单元；单元； 次高位地址线次高位地址线A14A13译码后产生片选信号区分译码后产生片选信号区分4个存储芯片；个存储芯片； 最高位地址线最高位地址线A19A15及控制信号及控制信号M/(/IO)可用作片选信号有效的可用作片选信号有效的 使能控制。使能控制。 10 D0 D7 A

8、0 A12 8K*8 D07 8K*8 D07 8K*8 D07 CS1 8K*8 D07 用门电路完成片选译用门电路完成片选译 码，电路结构看起来比码，电路结构看起来比 较复杂。较复杂。 A19 A18 A17 A16 A13 A14 A15 M/IO R/W 11 用译码器代替门电路用译码器代替门电路 完成片选译码，电路工完成片选译码，电路工 作稳定，结构简练。作稳定，结构简练。 24 译码器译码器 CS R/W D0 D7 A0 A12 A19 A18 A17 A16 A13 A14 A15 M/IO 8K*8 D07 8K*8 D07 8K*8 D07 CS1 8K*8 D07 12

9、例3： 某微机系统地址总线为16位，实际存储器容量为 16KB，ROM区和RAM区各占8KB。其中,ROM采用2KB的 EPROM,RAM采用1KB的RAM,试设计译码电路。 设计的一般步骤: 该系统的寻址空间最大为64KB，假定实际存储器占 用最低16KB的存储空间，即地址为0000H3FFFH。 其中0000H1FFFH为EPROM区，2000H3FFFH为RAM 区。 13 2KB 2KB 2KB 2KB 1KB 1KB 1KB 1KB 1KB 1KB 1KB 1KB 0000H 2000H 3FFFH 4000H ROM区 RAM区 地址分配图地址分配图 根据所采用的存储芯片根据所采用

10、的存储芯片 容量，可画出地址分配图；容量，可画出地址分配图； 地址分配表。地址分配表。 确定译码方法并画出相确定译码方法并画出相 应的地址位图。应的地址位图。 根据地址位图，可考虑根据地址位图，可考虑 用用3-83-8译码器完成一次译码，译码器完成一次译码， 用适当逻辑门完成二次译用适当逻辑门完成二次译 码。码。 14 ROM: 0000H07FFH,0800H0FFFH,1000H17FFH,17FF1FFFH A10A0=0000000000011111111111 A12A11=0011 A15A14A13=000 RAM: 2000H23FFH,2400H27FFFH,.3C00H3F

11、FFH A9A0=00000000001111111111(低位地址线：片内地址) A12A11A10=000111(次高地址线：片选译码) A15A14A13=001（最高地址线：决定存储器在系统内存中 的地址范围） 15 A11 74LS138 A B C G2A G2B G1 A12 A13 A14 A15 +5V 译 码 器 + + + + + + + + Y4 Y1 Y2 Y3 Y0 Y5 Y6 Y7 1A10 (1) (2) (3) (4) (5) (6) (7) (8) (9) (10) (11) (12) 去4片 EPROM 去8片 RAM 片选控制译码电路图片选控制译码电路图

12、 16 译码器 例如74LS138 真值表，P213，表4.7 如 CBA = 011 时，Y3 = 0， 其它都为 1。 P213 图图4.29 74LS138引脚和逻辑框图引脚和逻辑框图 100 时有选中，其它时输出全时有选中，其它时输出全1（无选中）（无选中） 17 CPU用片选信号加读写控制信号访问存储器 A19 A18 A17 A16 A15 A14 A13 A12 = 1 0 1 0 0 0 0 0 = A0H 时 6116A被选中 注意： A11未参加译码 18 二、片选译码 CS、CE: 芯片选中,低电平有效(常用) CPU用片选信号分片指定存储器芯片 举例：P214图4.31

13、高位地址如下所列： A19A18A17A16A15A14A13A12A11 A10 .A0 1 0 1 0 0 0 0 0 X 当A11 0时地址为A0000HA07FFH,CS0 当A11 1时地址为A0800HA0FFFH ,CS0 0 . 0 1 .1 19 两个不同的地址都会选中同一个 存储器单元，这种现象称为地址重叠 一片2KB的存储器电路， 占有2个2KB的地址范围。 原因是A11没有参加地址译码。 20 全译码全译码 :全部地址线都参加译码全部地址线都参加译码 特点特点: :物理地址和存储单元电路一一对应物理地址和存储单元电路一一对应 部分译码部分译码:部分地址线部分地址线没没参

14、加译码参加译码 特点特点:多个多个物理地址指向同一存储单元电路物理地址指向同一存储单元电路 n根地址线未参加译码，产生根地址线未参加译码，产生2n个重叠区个重叠区 允许使用允许使用: 译码电路简单，译码电路简单，地址浪费地址浪费 对地址译码对地址译码 的分析包括两部分：的分析包括两部分： 片选信号的译码电路片选信号的译码电路(高位地址高位地址加控制信号）加控制信号） 存储器芯片上的地址译码存储器芯片上的地址译码(低位地址低位地址加控制）加控制） 21 在多个重叠地址区中：在多个重叠地址区中： 默认所有未参加译码的地址信号取值默认所有未参加译码的地址信号取值 为为0 0时对应的地址成为基本地址（最常用）时对应的地址成为基本地址（最常用） 其他都成为重叠地址（要注意）其他都成为重叠地址（要注意） 线选：线选： 用某些高位地址信号代替译码直接作为芯片用某些高位地址信号代替译码直接作为芯