数字电路基础课件(重庆工商大学版)CH07

1、7存储器、复杂可编程器件存储器、复杂可编程器件 和现场可编程门阵列和现场可编程门阵列 7.1 只读存储器只读存储器 7.2 随机存取存储器随机存取存储器 7.3 复杂可编程逻辑器件复杂可编程逻辑器件 教学基本要求：教学基本要求： 掌握半导体存储器字、位、存储容量、地址等掌握半导体存储器字、位、存储容量、地址等 基本概念。基本概念。 了解了解RAM、ROM的工作原理。的工作原理。 了解存储器的存储单元的组成及工作原理。了解存储器的存储单元的组成及工作原理。 概概 述述 半导体存贮器半导体存贮器能存放大量二值信息的半导体器件。能存放大量二值信息的半导体器件。 可编程逻辑器件是一种通用器件，其逻辑功

2、能是由用户可编程逻辑器件是一种通用器件，其逻辑功能是由用户 通过对器件的编程来设定的。它具有集成度高、结构灵通过对器件的编程来设定的。它具有集成度高、结构灵 活、处理速度快、可靠性高等优点。活、处理速度快、可靠性高等优点。 存储器的主要性能指标存储器的主要性能指标 存储数据量大存储数据量大存储容量大存储容量大 存储器存储器 RAM (Random-Access Memory) ROM (Read-Only Memory) RAM(随机存取存储器随机存取存储器): 在运行状态可以随时进行读或写操作。在运行状态可以随时进行读或写操作。 存储的数据必须有电源供应才能保存存储的数据必须有电源供应才能保

3、存, 一旦掉电一旦掉电, 数据全部丢失。数据全部丢失。 ROM(只读存储器只读存储器)：在正常工作状态只能读出信息。：在正常工作状态只能读出信息。 断电后信息不会丢失，常用于存放固定信息（如程序、常数等）。断电后信息不会丢失，常用于存放固定信息（如程序、常数等）。 固定固定ROM 可编程可编程ROM PROM EPROM E2PROM SRAM(Static RAM)：静态：静态RAM DRAM (Dynamic RAM)：动态动态RAM 几个基本概念：几个基本概念： 存储容量（存储容量（M)：存储二值信息的总量。：存储二值信息的总量。 字数：字的总量。字数：字的总量。 字长（位数）：表示一个

4、信息多位二进制码称为一个字，字长（位数）：表示一个信息多位二进制码称为一个字， 字的位数称为字长。字的位数称为字长。 存储容量（存储容量（M)M)字数字数位数位数=2=2n n 位数位数 地址：每个字的编号。地址：每个字的编号。 字数字数=2n （n为存储器外部地址线的线数）为存储器外部地址线的线数） 存储容量（存储容量（M)字数字数位数位数 Y0 Y1 Y7 A4 X1 X31 X0 列列 地地 址址 译译 码码 器器 行行 地地 址址 译译 码码 器器 A5 A3 A2 A1 A0 A6 A7 7.1 只读存储器只读存储器 7.1 .1 ROM的的 定义与基本结构定义与基本结构 7.1.2

5、 两维译码两维译码 7.1.3 可编程可编程ROM 7.1.4 集成电路集成电路ROM 7.1.5 ROM的应用举例的应用举例 只读存储器，工作时内容只能读出，不能随时写入，所只读存储器，工作时内容只能读出，不能随时写入，所 以称为只读存储器。以称为只读存储器。(Read-Only Memory) ROM的分类的分类 按写入情况划分按写入情况划分 固定固定ROM 可编程可编程ROM PROM EPROM E2PROM 按存贮单元中按存贮单元中 器件划分器件划分 二极管二极管ROM 三极管三极管ROM MOS管管ROM 7.1 .1 ROM的的 定义与基本结构定义与基本结构 存储矩阵存储矩阵 地

6、址译码器 地址译码器 地址输地址输 入入 7.1.1 ROM的定义与基本结构的定义与基本结构 数据输出数据输出 控制信号输入控制信号输入输出控制电路输出控制电路 地址译码器地址译码器 存储矩阵存储矩阵 输出控制电路输出控制电路 1）ROM（二极管（二极管PROM）结构示意图结构示意图 D3 D2 D1 D0 +5V R R R R OE A0 A1 A1 A0 Y0 Y1 Y2 Y3 2 线线- -4 线线 译译码码器器 存储存储 矩阵矩阵 位线位线 字线字线 输出控制电路输出控制电路 M=4 4 地址译码器地址译码器 D3 D2 D1 D0 +5V R R R R OE A0 A1 A1 A

7、0 Y0 Y1 Y2 Y3 2 线线- -4 线线 译码器译码器 字线与位线的交点都是一个字线与位线的交点都是一个 存储单元。交点处有二极管存储单元。交点处有二极管 相当存相当存1 1，无二极管相当存，无二极管相当存0 0 当当OE=1时输出为高阻状态时输出为高阻状态 00 01 01 11 1101 1110 1000 1101 地地 址址 A1A0D3D2D1D0 内内 容容 当当OE=0时时 A6 A7 A4 A5 D0 +VD D R R R R Y0 Y1 Y14 Y15 4 线线 | 1 16 6 线线 译译 码码 器器 1 16 6 线线-1线线数数据据选选择择器器 A2 A3

8、A0 A1 A2 A3 A0 A1 S2 S3 S0 S1 I0 I1 I14 I15 Y 字线字线 存储存储 矩阵矩阵 位线位线 字线与位线的字线与位线的 交点都是一个交点都是一个 存储单元。存储单元。 交点处有交点处有 MOS管相当存管相当存 0，无，无MOS管管 相当存相当存1。 7.1.2 两维译码两维译码 该存储器的容量该存储器的容量=? 7.1.3 可编程可编程ROM（256X1位位EPROM） 256个存储单元排成个存储单元排成16 16的矩阵的矩阵 行译码器从行译码器从16行中选出要行中选出要 读的一行读的一行 列译码器再从选中的一行存列译码器再从选中的一行存 储单元中选出要读

9、的一列的储单元中选出要读的一列的 一个存储单元。一个存储单元。 如选中的存储单元的如选中的存储单元的MOS管管 的浮栅注入了电荷，该管截的浮栅注入了电荷，该管截 止，读得止，读得1；相反读得；相反读得0 7.1.4 集成电路集成电路 ROM D7 D0 PGM 输输出出缓缓冲冲器器 Y 选选通通 存存储储阵阵列列 CE OE 控控制制逻逻辑辑 Y 译译码码 X 译译码码 A16 A0 VPP GND VCC AT27C010 128K 8位位ROM CEOEPGM 工作模式工作模式A16 A0VPPD7 D0 读读00XAiX数据输出数据输出 输出无效输出无效X1XXX高阻高阻 等待等待1XX

10、AiX高阻高阻 快速编程快速编程010AiVPP数据输入数据输入 编程校验编程校验001AiVPP数据输出数据输出 7.1.5 ROM的读操作与时序图的读操作与时序图 （2）加入有效的片选信号）加入有效的片选信号CE OE（3）使输出使能信号）使输出使能信号 有效，经过一定延时后，有效数有效，经过一定延时后，有效数 据出现在数据线上；据出现在数据线上； CEOE（4）让片选信号）让片选信号 或输出使能信号或输出使能信号 无效，经过一定延无效，经过一定延 时后数据线呈高阻态，本次读出结束。时后数据线呈高阻态，本次读出结束。 （1）欲读取单元的地址加到存储器的地址输入端；）欲读取单元的地址加到存储

11、器的地址输入端； tCE tAA 读读出出单单元元的的地地址址有有效效 CE tOE OE D7 D0 数数据据输输出出有有效效 tOZ tOH A16 A0 （1） 用于存储固定的专用程序用于存储固定的专用程序 （2） 利用利用ROM可实现查表或码制变换等功能可实现查表或码制变换等功能 查表功能查表功能 查某个角度的三角函数查某个角度的三角函数 把变量值（角度）作为地址码，其对应的函数值作把变量值（角度）作为地址码，其对应的函数值作 为存放在该地址内的数据，这称为为存放在该地址内的数据，这称为 “造表造表”。使用时，。使用时， 根据输入的地址根据输入的地址(角度角度)，就可在输出端得到所需的

12、函数，就可在输出端得到所需的函数 值，这就称为值，这就称为“查表查表”。 码制变换码制变换 把欲变换的编码作为地址，把最终的把欲变换的编码作为地址，把最终的 目的编码作为相应存储单元中的内容即可。目的编码作为相应存储单元中的内容即可。 7.1.6 ROM的应用举例的应用举例 C I3 I2 I1 I0 二进制码二进制码 O3O2O1O0 格雷码格雷码 C I3 I2 I1 I0 格雷码格雷码 O3O2O1O0 二进制码二进制码 00 0 0 00 0 0 010 0 0 00 0 0 0 00 0 0 10 0 0 110 0 0 10 0 0 1 00 0 1 00 0 1 110 0 1

13、00 0 1 1 00 0 1 10 0 1 010 0 1 10 0 1 0 00 1 0 00 1 1 010 1 0 00 1 1 1 00 1 0 10 1 1 110 1 0 10 1 1 0 00 1 1 00 1 0 110 1 1 00 1 0 0 00 1 1 10 1 0 010 1 1 10 1 0 1 01 0 0 01 1 0 011 0 0 01 1 1 1 01 0 0 11 1 0 111 0 0 11 1 1 0 01 0 1 01 1 1 111 0 1 01 1 0 0 01 0 1 11 1 1 011 0 1 11 1 0 1 01 1 0 01 0

14、1 011 1 0 01 0 0 0 01 1 0 11 0 1 111 1 0 11 0 0 1 01 1 1 01 0 0 111 1 1 01 0 1 1 01 1 1 11 0 0 011 1 1 11 0 1 0 用用ROM实现二进制码与格雷码相互转换的电路实现二进制码与格雷码相互转换的电路 C (A4) I3 I2 I1 I0 (A3A2A1A0) 二进制码二进制码 O3O2O1O0 (D3D2D1D0) 格雷码格雷码 C (A4) I3 I2 I1 I0 (A3A2A1A0) 格雷码格雷码 O3O2O1O0 (D3D2D1D0) 二进制码二进制码 00 0 0 00 0 0 01

15、0 0 0 00 0 0 0 00 0 0 10 0 0 110 0 0 10 0 0 1 00 0 1 00 0 1 110 0 1 00 0 1 1 00 0 1 10 0 1 010 0 1 10 0 1 0 00 1 0 00 1 1 010 1 0 00 1 1 1 00 1 0 10 1 1 110 1 0 10 1 1 0 00 1 1 00 1 0 110 1 1 00 1 0 0 00 1 1 10 1 0 010 1 1 10 1 0 1 01 0 0 01 1 0 011 0 0 01 1 1 1 01 0 0 11 1 0 111 0 0 11 1 1 0 01 0 1

16、 01 1 1 111 0 1 01 1 0 0 01 0 1 11 1 1 011 0 1 11 1 0 1 01 1 0 01 0 1 011 1 0 01 0 0 0 01 1 0 11 0 1 111 1 0 11 0 0 1 01 1 1 01 0 0 111 1 1 01 0 1 1 01 1 1 11 0 0 011 1 1 11 0 1 0 C=A4I3 I2 I1 I0=A3A2A1A0 O3O2O1O0=D3D2D1D0 A4 A3 A2 A1 C I3 I2 I1 ROM D1 D2 D3 D4 CE OE A0 I0 O3 O2 O1 O0 用用ROM实现二进制码与格雷

17、码相互转换的电路实现二进制码与格雷码相互转换的电路 7.2 随机存取存储器（随机存取存储器（RAM） 7.2.1 静态随机存取存储器静态随机存取存储器(SRAM) 7.2.2 同步静态随机存取存储器（同步静态随机存取存储器（SSRAM） 7.2.4 存储器容量的扩展存储器容量的扩展 7.2.3 动态随机存取存储器动态随机存取存储器 I/O 电电路路 I /O0 OE An-1 WE I /Om-1 CE A0 Ai Ai+1 存存储储 阵阵 列列 行行 译译 码码 列列 译译 码码 7.2.1 静态随机存取存储器静态随机存取存储器(SRAM) 1 SRAM 的基本结构的基本结构 CE OE W

18、E =100 高阻高阻 CE OE WE =00X 输入输入 CE OE WE =010 输出输出 CE OE WE =011 高阻高阻 SRAM 的工作模式的工作模式 工作模式工作模式 CE WE OE I /O0 I /Om -1 保持保持 (微功耗微功耗) 1 X X 高阻高阻 读读 0 1 0 数据输出数据输出 写写 0 0 X 数据输入数据输入 输出无效输出无效 0 1 1 高阻高阻 T8 T7 VDD VGG T6 T1 T4 T2 T5 T3 Yj (列选择线列选择线) Xi (行选择线行选择线) 数数 据据 线线 数数 据据 线线 D D 位位 线线 B 位位 线线 B 存储存

19、储 单元单元 1. RAM存储单元存储单元 静态静态SRAM(Static RAM) 双稳态存储单元双稳态存储单元 电路电路 列存储单元公用的门列存储单元公用的门 控制管，与读写控制电路相接控制管，与读写控制电路相接 Yi 1时导通时导通 本单元门控制管本单元门控制管:控控 制触发器与位线的制触发器与位线的 接通。接通。Xi =1时导通时导通 来自列地址译码来自列地址译码 器的输出器的输出 来自行地址译码来自行地址译码 器的输出器的输出 T8 T7 VDD VGG T6 T1 T4 T2 T5 T3 Yj (列列选选择择线线) Xi (行行选选择择线线) 数数 据据 线线 数数 据据 线线 D

20、 D 位位 线线 B 位位 线线 B 存存储储 单单元元 1. RAM存储单元存储单元 静态静态SRAM(Static RAM) T5、T6导通导通 T7 、T8均导通均导通 Xi =1 Yj =1 触发器的输出与数据触发器的输出与数据 线接通，该单元通过线接通，该单元通过 数据线读取数据。数据线读取数据。 触发器与位线接通触发器与位线接通 A1 A0 输输入入 寄寄存存器器 I /O OE WE CE 地地址址 寄寄存存 器器 丛丛发发控控 制制逻逻辑辑 D1 D0 Q1 Q0 读读写写控控制制 逻逻辑辑 A CP ADV 存存储储阵阵列列 地地址址译译码码 输输入入驱驱动动 输输 出出 放

21、放 大大 A1 A0 写写地地 址址寄寄 存存器器 数数据据选选择择器器 7.2.2 同步静态随机存取存储器同步静态随机存取存储器（SSRAM） SSRAM是一种高速是一种高速RAM。与。与SRAM不同不同, SSRAM的读写的读写 操作是在时钟脉冲节拍控制下完成的。操作是在时钟脉冲节拍控制下完成的。 在由在由SSRAM构成的计算机系统中，由于在时钟有效沿构成的计算机系统中，由于在时钟有效沿 到来时，地址、数据、控制等信号被锁存到到来时，地址、数据、控制等信号被锁存到SSRAM内内 部的寄存器中，因此读写过程的延时等待均在时钟作用部的寄存器中，因此读写过程的延时等待均在时钟作用 下，由下，由S

22、SRAM内部控制完成。此时，系统中的微处理内部控制完成。此时，系统中的微处理 器在读写器在读写SSRAM的同时，可以处理其他任务，从而提的同时，可以处理其他任务，从而提 高了整个系统的工作速度。高了整个系统的工作速度。 SSRAM的使用特点：的使用特点： 1、动态存储单元及基本操作原理、动态存储单元及基本操作原理 T 存储单元存储单元 写操作写操作:X=1 =0 WE T导通，电容器导通，电容器C与位线与位线B连通连通 输入缓冲器被选输入缓冲器被选 通，数据通，数据DI经缓冲经缓冲 器和位线写入存器和位线写入存 储单元储单元 如果如果DI为为1，则向，则向 电容器充电，电容器充电，C存存 1;

23、反之电容器放反之电容器放 电电,C存存0 。 - 刷新刷新R 行选线行选线X O D 读读/写写WE I D 输出缓冲器输出缓冲器/ 灵敏放大器灵敏放大器 刷新缓冲器刷新缓冲器 输入缓冲器输入缓冲器 位位 线线 B 7.2.3 动态随机存取存储器动态随机存取存储器 读操作读操作:X=1 =1 WE T导通，电容器导通，电容器C与位线与位线B连通连通 输出缓冲器输出缓冲器/灵敏放大器灵敏放大器 被选通，被选通，C中存储的数据中存储的数据 通过位线和缓冲器输出通过位线和缓冲器输出 T / 刷新刷新R 行选线行选线X O D WE I D 输出缓冲器输出缓冲器/ 灵敏放大器灵敏放大器 刷新缓冲器刷新

24、缓冲器 输入缓冲器输入缓冲器 位位 线线 B 每次读出后，必须及时每次读出后，必须及时 对读出单元刷新，即此对读出单元刷新，即此 时刷新控制时刷新控制R也为高电平，也为高电平， 则读出的数据又经刷新则读出的数据又经刷新 缓冲器和位线对电容器缓冲器和位线对电容器C 进行刷新。进行刷新。 7.2.4 存储器容量的扩展存储器容量的扩展 位扩展可以利用芯片的并联方式实现。位扩展可以利用芯片的并联方式实现。 CE A11 A0 WE D0 D1 D2 D3 WECEA0 A11 4K4位位 I/O0 I/O1 I/O2 I/O3 D12 D13 D14 D15 CE A0A11 4K4位位 I/O0 I

25、/O1 I/O2 I/O3 WE 1. 字长（位数）的扩展字长（位数）的扩展-用用4KX4位的芯片组成位的芯片组成4KX16位位 的存储系统。的存储系统。 7.2.4 RAM存储容量的扩展存储容量的扩展 2. 2. 字数的扩展字数的扩展用用用用8KX8位的芯片组成位的芯片组成32KX8位的存储系统。位的存储系统。 RAM1 D D0 0 D D7 7 A A0 0 A A1 12 2 CE1 芯片数芯片数=4=4 RAM1 D D0 0 D D7 7 A A0 0 A A12 12 CE1 RAM1 D D0 0 D D7 7 A A0 0 A A12 12 CE1 RAM1 D D0 0 D

26、 D7 7 A A0 0 A A12 12 CE1 系统地址线数系统地址线数=15=15 系统系统:A0 A14 A13 A14? 2000H 2001H 2002H 3FFFH 4000H 4001H 4002H 5FFFH 6000H 6001H 6002H 7FFFH 0000H 0001H 0002H 1FFFH 芯片芯片:A0 A12 32K8位存储器系统的地址分配表位存储器系统的地址分配表 各各 RAM 芯片芯片 译码器译码器 有效输有效输 出端出端 扩展的地扩展的地 址输入端址输入端 A14 A13 8K8位位RAM芯片地址输入端芯片地址输入端 A12 A11 A10 A9 A8

27、 A7 A6 A5 A4 A3 A2 A1 A0 对应的十对应的十 六进制地六进制地 址码址码 0 0 0 0 0 0 0 0 0 0 0 0 0 0 0 0 0 0 0 0 0 0 0 0 0 0 0 1 0 0 0 0 0 0 0 0 0 0 0 1 0 1 1 1 1 1 1 1 1 1 1 1 1 1 0000H 0001H 0002H 1FFFH 0 1 0 0 0 0 0 0 0 0 0 0 0 0 0 0 0 0 0 0 0 0 0 0 0 0 0 1 0 0 0 0 0 0 0 0 0 0 0 1 0 1 1 1 1 1 1 1 1 1 1 1 1 1 2000H 2001H

28、2002H 3FFFH 1 0 0 0 0 0 0 0 0 0 0 0 0 0 0 0 0 0 0 0 0 0 0 0 0 0 0 1 0 0 0 0 0 0 0 0 0 0 0 1 0 1 1 1 1 1 1 1 1 1 1 1 1 1 4000H 4001H 4002H 5FFFH Y0 Y1 Y2 Y3 1 1 0 0 0 0 0 0 0 0 0 0 0 0 0 0 0 0 0 0 0 0 0 0 0 0 0 1 0 0 0 0 0 0 0 0 0 0 0 1 0 1 1 1 1 1 1 1 1 1 1 1 1 1 6000H 6001H 6002H 7FFFH A12 A0 C E W

29、 E D7 D0 8K 8 位位 （ ） 8K 8 位位 （ ） 8K 8 位位 （ ） 8K 8 位位 （ ） D7 D0 A12 A0 W E A1 A0 A14 A13 EN Y0 Y1 Y2 Y3 13 13 13 13 13 8 8 8 8 8 74139 A12 A0 C E W E D7 D0 A12 A0 C E W E D7 D0 A12 A0 C E W E D7 D0 字数的扩展可以利用外加译码器控制存储器芯片的片选输入字数的扩展可以利用外加译码器控制存储器芯片的片选输入 端来实现。端来实现。 7.3 复杂可编程逻辑器件复杂可编程逻辑器件(CPLD) （自学）（自学） 7

30、.3.1 CPLD的结构的结构 7.3.2 CPLD编程简介编程简介 7.3 复杂可编程逻辑器件复杂可编程逻辑器件(CPLD) 与与PAL、GAL相比，相比，CPLD的集成度更高，有更多的的集成度更高，有更多的 输入端、乘积项和更多的宏单元；输入端、乘积项和更多的宏单元； 每个块之间可以使用可编程内部连线每个块之间可以使用可编程内部连线(或者称为可编程或者称为可编程 的开关矩阵的开关矩阵)实现相互连接。实现相互连接。 CPLD器件内部含有多个逻辑块，每个逻辑块都相当于器件内部含有多个逻辑块，每个逻辑块都相当于 一个一个GAL器件器件; 逻辑块 逻辑块 逻辑块 逻辑块 逻辑块 逻辑块 逻辑块 逻

31、辑块 7.3.1 CPLD的结构的结构 可 编 程 内 部 连 线 矩 阵 I/O I/O 更多乘积项、更多宏单元、更多的输入信号。更多乘积项、更多宏单元、更多的输入信号。 通用的通用的CPLD器件逻辑块的结构器件逻辑块的结构 内部 可编 程连 线区 n 宏单元 1 宏单元 2 宏单元 3 可编 程乘 积项 阵列 乘积 项分 配 宏单元 m 内部 可编 程连 线区 m m I/O 块 Xilnx XG500: 90个个36变量的乘积项变量的乘积项,宏单元宏单元36个个 Altera MAX7000:80个个36变量的乘积项变量的乘积项,宏单元宏单元16个个 到上一个宏单元到上一个宏单元 来自上

32、一个宏单元来自上一个宏单元 乘积项分配电路乘积项分配电路 G G3 3 S S8 8 G G2 2 G G1 1 S S6 6 S S7 7 乘积乘积 项置项置 位位 全局复位全局复位 M M2 2 S S1 1 S S2 2 S S3 3 S S4 4 S S5 5 1 1 0 0 M M1 1 M M4 4 G G5 5 G G4 4 全局时钟全局时钟 3 3 S S R R D/TD/T C CLKLK FFFF M M5 5 全局置位全局置位 乘积项乘积项 复位复位 乘积项输出使能乘积项输出使能 OEOE M M3 3 到内部可编到内部可编 程连线区程连线区 PTOE PTOE 到下一

33、个宏单元到下一个宏单元 来自下一个宏单元来自下一个宏单元 到到 I/OI/O 单元单元 OUTOUT 到到 I/OI/O 单元单元 3 3 XG500系列乘积项分配和宏单元系列乘积项分配和宏单元 可编程可编程 数据分配数据分配 器器 可编程数据可编程数据 选择器选择器 宏输出宏输出 可编程内部连线可编程内部连线 可编程内部连线的作用是实现逻辑块与逻辑块之间、逻辑块与可编程内部连线的作用是实现逻辑块与逻辑块之间、逻辑块与 I/O块之间以及全局信号到逻辑块和块之间以及全局信号到逻辑块和I/O块之间的连接。块之间的连接。 连线区的可编程连接一般由连线区的可编程连接一般由 E2CMOS管实现。管实现。

34、 可编程连接原理图可编程连接原理图 内部连线内部连线 宏单元或宏单元或 I/O 连线 连线 E2CMOS 管 管 T 当当E2CMOS管被编程为导通时，管被编程为导通时， 纵线和横线连通；未被编程为截纵线和横线连通；未被编程为截 止时，两线则不通止时，两线则不通。 I/O单元是单元是CPLD外部封装引脚和内部逻辑间的接口。每个外部封装引脚和内部逻辑间的接口。每个 I/O单元对应一个封装引脚，对单元对应一个封装引脚，对I/O单元编程，可将引脚定单元编程，可将引脚定 义为输入、输出和双向功能。义为输入、输出和双向功能。 I/O单元单元 到其他到其他 I/O 单单 元元 输入缓冲输入缓冲 输出缓冲驱

35、输出缓冲驱 动动 VCCIN T D1 D2 VCCIO I/O 1 0 M 到到 内内 部部 可可 编编 程程 连连 线线 区区 OUT PTO E 来来 自自 宏宏 单单 元元 全全 局局 输输 出出 使使 能能 可编程可编程 接地接地 可编程可编程 上拉上拉 摆率摆率 控制控制 到其他到其他 I/O 单元单元 r r r O E 数据选择器数据选择器 提供提供OE号。号。 OE=1, I/O引引 脚为输出脚为输出 7.3.2 CPLD编程简介编程简介 编程过程（编程过程（Download或或Configure）：将编程数据写入这些）：将编程数据写入这些 单元的过程。单元的过程。 用户在开

36、用户在开 发软件中发软件中 输入设计输入设计 及要求。及要求。 检查、分析检查、分析 和优化。完和优化。完 成对电路的成对电路的 划分、布局划分、布局 和布线和布线 编程的实现：由可编程器件的开发软件自动生成的。编程的实现：由可编程器件的开发软件自动生成的。 生成生成 编程编程 数据数据 文件文件 写入写入 CPLD 计算机根据用户编写的源程序运行开发系统软件，产生相应的计算机根据用户编写的源程序运行开发系统软件，产生相应的 编程数据和编程命令，通过五线编程电缆接口与编程数据和编程命令，通过五线编程电缆接口与CPLD连接连接。 将电缆接到计算机的并行口，将电缆接到计算机的并行口， 通过编程软件

37、发出编程命令，将编通过编程软件发出编程命令，将编 程数据文件（程数据文件（* *JEDJED）中的数据转换）中的数据转换 成串行数据送入芯片。成串行数据送入芯片。 编程条件编程条件 （1）专用编程电缆；（）专用编程电缆；（2）微机；（）微机；（2）CPLD编程软件。编程软件。 将多个将多个CPLD器件以串行的方式连接起来，一次完成多个器件器件以串行的方式连接起来，一次完成多个器件 的编程。这种连接方式称为菊花链连接。的编程。这种连接方式称为菊花链连接。 TDO TDI TM S TCK EPM7032S SDI1 SDI2 SDI3 SDOSDOSDO U1 U2 U3 EPM7032S EPM7032S 多个多个CPLD器件串行编程器件串行编程 课后作业课后作业 T6.1 ROM 256ROM 2568 8的存储器有多少根地址线、的存储器有多少根地址线、 字线、位线？字线、位线？ T6.2存储器存储器ROMROM进行位扩展、字扩展时如进行位扩展、字扩展时如 连接？连接？ T6.3 扩展成扩展成102410248RAM8RAM需要多少块需要多少块 2562564RAM4RAM？怎样连接？怎样连接？ 课后作业课后作业 T 6.86.8 将容量为将