0计算机组成与结构课后习题及答案

1、计算机组成与结构课后习题及部分答案第1章计算机系统概述1. 槪述计算机发展经过了哪几代2. 计算机由那些部分组成3. 计算机有哪些分类方法4. 计算机硬件系统的性能指标有哪些5. 冯诺依曼计算机的主要设计思想是什么6. 什么是机器字长它对计算机性能有何影响7. 计算机的工作过程是怎样的8. 计算机的应用领域有哪些9. :迢从第三代计算机开始， C 技术出现并得到发展A.电子管B.晶体管C.集成电路D. CPU11. 冯诺依曼il算机中指令和数据都采用D 表示。A. 十进制B.八进制C.十六进制D.二进制12. 冯诺依曼计算机工作的基本方式的特点是BA. 多指令流单数据流B.按地址访问并顺序执行

2、指令C.堆栈操作D.存储器按内容选择地址13. 对于一个给左的程序，In表示执行程序中的指令总数，pu表示执行该程序所需CPU 时间，T为时钟周期，f为时钟频率(T的倒数)，Nc为CPU时钟周期数。设CPI表示每 条指令的平均时钟周期数，MIPS表示CPU每秒钟执行的百万条指令数，请写出如下 四种参数的表达式：(1) tcpu (2) CPI (3) MIPS Nc答： tc?u=NcXT(2) CPI=Nc/In(3) MIPS=In/(tcPuXlO6) = In/(NcXTX106)第2章数据的表示和运算1. 在泄点二进制运算器中，减法运算一般是通过_D 来实现。A.原码运算的二进制减法

3、器B.补码运算的二进制减法器C.原码运算的十进制加法器D.补码运算的二进制加法器2. 假左下列字符码中有奇偶校验位，但没有数据错误，采用偶校验的字符码是DA.B .11010110C.D.3.已知X为整数，且【XI沪，则乂的十进制数值是BA. +155B.-101D. +1014.在机器数 BC中，零的表示是唯一的。A 原码B 补码C 移码D仮码5. IEEE754标准32位浮点数格式中，符号位为1位，阶码为8位，它所能表示的最大规格化正数为A 。A. +(2-2-23)x2+127B.+ 2-23)x2+127c. +(2 -2-23)x2+225+127-2236. 某机字长32位，其中2

4、位为符号位，31位表示尾数。若用定点小数表示，则最大正 小数为 B 。A.+(l-2-32)B.+(l-231)7. 两浮点数相加，求X+Y。已知：X=2ol-O./ Y=2loo-(-O.)8. 补码一位乘法：设X=, Y=,求XY补9. %迢设机器字长16位。宦点表示时，数值位15位，符号位1位；浮点表示时，阶码6位，其中阶符1位；尾数10位，其中数符1位：阶码的基数为2。试求；(1) 定点原码整数表示时，最大正数、最小负数各为多少(2) 定点原码小数表示时，最大正数、最小负数各为多少(3) 浮点原码表示时，最大浮点数和最小浮点数各为多少11. 写岀下列各二进制数的原码、补码和反码。:0；

5、:。12. 设计用若干个全加器和若干个与门、或门实现的842码十进制加法器单元。13. 设有16个信息位，若果采用海明检验，至少需要设苣多少个校验位应放在哪些位程 答：需5个检验位，应放在从低到髙的第1、2、4、8、16位匕14. X=,Y=用加减交替法原码一位除计算X/Y的商和余数若用加减交替法补码一位除结果 是多少(第3章存储器层次结构1. 存储单元是指-OA.存放一个二进制信息位的存贮元B.存放一个机器字的所有存贮元的集合C.存放一个字节的所有存贮元的集合D.存放两个字节的所有存贮元的集合2. 微型计算机系统中，操作系统保存在硬盘上，其主存储器应该采用 A。B. ROM和 ROM3. 主

6、存储器是计算机系统的记忆设备，它主要用来CoA.存放数据B.存放程序C.存放数据和程序D.存放微程序4. 某计算机主存容量为64KB,其中ROM区为8KB,其余为RAM区，按字节编址。现在用4KX8位的EPROM芯片和8KX4位的SRAM芯片来设计该存储器,则需要上述规格的 EPROM芯片数和SRAM芯片数分別是_B _。45,14,14D. 2,155. 双端口存储器所以能高速进行读/写，是因为采用_DoA.高速芯片B.新型器件C.流水技术 D.两套相互独立的读写电路6. 某DRAM芯片，英存储容量为64KX16位，该芯片的地址线和数据线数目为_D。,16,64,8,167. 用8KX8位S

7、RAM芯片设计一个64KX32位的存储器，需要SRAM芯片数目是_ 片。A .64B. 32C. 16D. 248. EPROM 是指 D 。A. 随机读写存储器B.只读存储器C.可编程只读存储器D.紫外光可擦可编程只读存储器9. 交叉存储器实质上是一种多模块存储器，它用 A方式执行多个独立的读写操作。A.流水B.资源重复C.顺序D.资源共享10. 用128KX8位的SRAM芯片设计一个总容量为512KX16位的存储器，即能满足字节存 取，又能满足以16位字节的存取。画出存储器芯片的连接图。11. 有一个512K*16的存储器，由64K*1的2164RAM芯片构成(芯片内是4个128*128结

8、构), 设读/写周期，问：总共需要多少个RAM芯片(2) 采用分散刷新方式，如单元刷新间隔不超过2ms,则刷新信号的周期是多少(3) 采用异步刷新方式，如单元刷新间隔不超过2ms,则刷新信号的周期是多少(4) 如果采用集中刷新，存储器刷新一遍最少用多少时间答：(1) (51 施4)X(1&1)=128 片 2) 2*= us us(3) 刀128= = us(4) 128X=us12. 某机器中，已知有一个地址空间为0000H-1FFFH的ROM区域，先在用RAM芯片(8K*4) 形成一个16K*8的RAM区域，起始地址为2000H.假设RAM芯片有互和殛信号控制 端。CPU地址总线为A15-

9、A0,数据总线为D7D0,控制信号为肌叭读/写)，顾迈(当 存储器进行读写操作时，该信号只是地址总线上的地址是有效地)。要求画岀逻辑图。13. 下图表示一个DRAM经由总线的读操作时序，存取时间血到t2为60ns,刷新时间t2到 t3 为 40ns。(1) 存储周期是多少(2) 假泄这个DRAM用I位输出，它所支持的最大数据传输率是多少(3) 使用这些DRAM芯片构成32位宽的存储器系统，英产生的数据传输率是多少14.设某机主存容量为4MB, Cache容量为16KB,每字块有8个字，每字32位，设计一个四路组相联映象(即Cache每组内共有4个字块)的Cache组织，要求：(1) 画出主存地

10、址字段中各段的位数：(2) 设Cache的初态为空,CPU依次从主存第0、1、2.99号单元读出100个字(主 存一次读出一个字)，并重复按此次序读8次，问命中率是多少（3）若Cache的速度是主存的6倍，试问有Cache和无Cache相比，速度提髙多少倍 15.某计算机的CACHE-主存层次采用组相联映射方式，字块大小为128B, CACHE容量为64 块，按4块分组，主存容量为4096块，按字节编址，问：（1）主存地址共需多少位（2）主存地址字段中主存字块标记，组地址标记和块内地址各需多少位（3）说明层次结构的存储系统中采用CACHE和虚拟存储器的目的有何不同。设某流水线计算机有一个指令和

11、数据合一的Cache,已知Cache的读/写时间为10ns, 主存的读/写时间为100ns,cache的命中率为95%,为简化起见，假设指令流水线在任 何情况下都不阻塞。问：设置cache后，与无cache比较，计算机的运算速度可提高多 少倍17. CPU执行一段程序时，cache完成存取的次数为5000次，主存完成存取的次数为200。 已知cache存取周期为40ns,主存存取周期为260ns。求Cache命中率和平均访存时间。第4章指令系统1. 指令系统中采用不同寻址方式的目的主要是A. 实现存贮程序和程序控制B.缩短指令长度，扩大寻址空间，提髙编程灵活性C.可以直接访问外存D.提供扩展操

12、作码的可能并降低指令译码难度2. 下列关于计算机指令系统的描述中，正确的是_D_。A. 不设宜浮点运算指令的计算机不能用于科学计算B. 处理大量输入输出数据的il算机一泄要设置十进制运算指令C. 同系列中不同型号的汁算机，保持软件向上兼容的特点D. 指令系统改进囤绕缩小指令与髙级语言的语义差异及有利于操作系统优化进行3. 变址寻址方式中，操作数的有效地址等于C oA. 基值寄存器内容加上形式地址（位移量）B. 堆栈指示器内容加上形式地址（位移量）=K单操作数（将一个操作数地址并入OP, OP现在是10位）最多设l| （2d-K）*263 所以（2=X无操作数（再将操作数地址并入OP）最多设计（

13、2A4-K）* 26-X* 26个。 所以（2=L将最后一个不等式移项得：X=（24-K）* 26-L/（26）因此单操作数指令X最多（24-K）*226-L/（26）条第5章中央处理器（CPU）1. CPU的主要功能有哪些2. 什么是CPU的数据通路3. 简述指令的执行过程。4. 微程序控制器中，机器指令与微指令的关系是BA. 每一条机器指令由一条微指令来执行B. 每一条机器指令由一段由微指令编程的微程序来解释执行C. 一段机器指令组成的程序可由一条微指令来执行D. 一条微指令由若干个机器指令组成5. 控制器的同步控制方式是指_C_A. 只适用于CPU控制的方式B. 只适用于外弗1设备控制的

14、方式C. 由统一时序信号控制的方式D. 所有指令执行的时间都相同的方式6. 关于硬布线控制与微程序控制的描述不正确的是A. 微程序控制电路规整，应用广泛B. 硬布线控制设计复杂，易于修改C. 指令系统复杂的计算机，一般采用微程序控制D. 在超髙速机器中，对影响速度的关键部分（如CPU）往往采用硬布线控制7. 下列关于RISC的叙述中，错误的是_人A. RISC普遍采用微程序控制器B. RISC大多数指令在一个时钟周期内完成C. RISC的内部通用寄存器数星相对CISC多D. RISC的指令数、寻址方式和指令格式种类相对CISC少8. 下列不会引起指令流水阻塞的是_ A A.数据旁路 B.数据相

15、关C.条件转移 D.资源冲突。9. 某CPU结构如下图所示，其中有一个累加寄存器AC、一个状态寄存器PSR和其他四个 寄存器，各部分之间的连线表示数据通路，箭头表示信息传送方向。（1）标明图中四个寄存器的名称；（2）简述指令从主存取到控制器的数据通路：（3）简述数据在运算器和主存之间进行存/取访问的数拯通路。答：（1） a-数据寄存器DR, b-指令寄存器IR, c-地址寄存器AR, d-程序计数器PC（2） M-DRIR控制器微指令的格式为：18410微指令字段判别测试字段下址字段（2）控制存储器的容量应为IK（210）第6章总线1. 什么叫总线为什么要制左计算机总线标准2. 计算机总线可以

16、分为哪些类型3. 评价总线的性能指标有哪些4. 简述总线传输的过程。5. 根据连接方式不同，在单机系统中主要采用哪些总线结构，简要介绍各种方式的特点。6. 常见的集中式总线仲裁有哪几种，各有何特点7. 什么是同步泄时和异步左时8. 常见的内部总线有哪些9. 简述PCI总线的性能特点。10. 常见的外部总线有哪些11. 下列选项中的英文缩写均为总线标准的是_ D 。A. PCI、CRT、USB、EISAB. ISA. CPI、VESA EISAC. ISA. SCSI、RAM. MIPSD. ISA. EISA、PCK PCI-Express12. 假设某系统总线在一个总线周期中并行传输4字节信息，一个总线周期点用2个时钟周期，总线时钟频率为10MHz,则总线带宽是BA. 10MB/sB. 20MB/sC. 40MB/sD. 80MB/s13. 某总线有104根信