完整版FPGA课程设计最终版

1、武汉理工大学FPGA应用课程设计指导教师:工作单位:信息工程学院课程设计任务书学生姓名:专业班级:I题目：电子琴的设计课程设计目的:VHDL语言进行FPGA原理与应用课程设计的目的是为了让学生熟悉基于FPGA开发的全流程，并且利用FPGA设计进行专业课程理论知识的再现，让学生体会EDA技术的强大功能，为今后使用 FPGA进行电子设计奠定基础。课程设计内容和要求设计内容:(1) 设计一个八音电子琴。(2) 由键盘输入控制音响，同时可自动演奏乐曲。(3) 用户可以将自己编制的乐曲存入电子琴，演奏时可选择键盘输入乐曲或者已存入的乐曲。要求每个学生单独完成课程设计内容，并写出课程设计说明书、说明书应该

2、包括所 涉及到的理论部分和充足的实验结果，给出程序清单，最后通过课程设计答辩。时间安排:序号阶段内容所需时间1方案设计1天2软件设计2天3系统调试1天4答辩1天合计5天指导教师签名:系主任（或责任教师）签名:武汉理工大学FPGA应用课程设计III摘要Abstract1设计意义和要求1.1设计意义1.2功能要求2方案论证及原理分析2.1实现方案比较2.2乐曲实现原理2.3系统组成及工作原理3系统模块设计3.1顶层模块的设计3.2乐曲自动演奏模块的设计 3.3音阶发生器模块的设计3.4数控分频器模块的设计4程序设计 4.1VHDL设计语言和ISE环境简介4.211114.34.4顶层模块的程序设计

3、乐曲自动演奏模块的程序设计 音阶发生器模块的程序设计 数控分频模块的程序设计1213134.55设计的仿真与实现5.1乐曲自动演奏模块仿真 5.2音调发生模块仿真. 5.3数控分频模块仿真.电子琴系统的仿真. 设计的实现查看RTL视图查看综合报告5.76心得体会7参考文献8附录141515181920222325313233武汉理工大学FPGA应用课程设计随着基于FPGA勺EDA技术的发展和应用领域的扩大与深入，EDA技术在电子信息、通信、自动控制用计算机等领域的重要性日益突出。EDA技术就是以计算机为工具，设计者在EDA软件平台上，用硬件描述语言 HDL完成设计文件，然后由

4、计算机自动地完成逻辑编译、化简、分割、综合、优化、布局、布线和仿真，直至对于特定目标芯片的适 配编译、逻辑映射和编程下载等工作。利用EDA工具，电子设计师可以从概念、算法、协议等开始设计电子系统，大量工IC版图或作可以通过计算机完成，并可以将电子产品从电路设计、性能分析到设计出PCE版图的整个过程的计算机上自动处理完成。此次设计主要是基于 VHDL文本输入法设计乐曲演奏电路，运用VHDL语言对简易电子琴的各个模块进行设计，并使用 EDAX具对各模块进行仿真验证。该系统基于计算机中时钟分频器的原理，采用自顶向下的设计方法来实现，通过按键输入来控制音响或者 自动演奏已存入的歌曲。系统由乐曲自动演奏

5、模块、音调发生模块和数控分频模块三个 部分组成。选择手动弹奏模式按键时，按下音符键后就会选通相应的频率输出；选择自 动演奏模式按键时，储存器会将编写好的音符信息依次取出，去选通各个对应的频率输 出，实现自动演奏。系统实现是用硬件描述语言 VHDL模块化方式进行设计，然后进行编程、时序仿真、电路功能验证，奏出美妙的乐曲（当然由于条件限制，暂不进行功 能验证，只进行编程和时序仿真）。关键词：EDA VHDL电子琴，自动演奏15AbstractWith the expansion and further FP GA-based EDA tech no logy devel opment and ap

6、p licati ons, the importance of EDA tech no logy in the field of electro nic in formatio muni catio n, compu ter and other automatic con trol have become in creas in gly prominent.EDA tech no logy is to the compu ter as a tool desig ner in the EDA software p latform, hardware descri pti on Ian

7、 guage HDL comp lete the desig n file and the n automatically done by compu ter logic comp ilati on, simp lificati on, segme ntati on, in tegrati on, op timizatio n, p laceme nt, rout ing and simulati on, un til for sp ecific target chip ada pter comp ilati on, mapping and logic p rogram ming dow nl

8、 oad work.Use of EDA tools, electro nic desig ners from concept, algorithms, p rotocols, and so bega n the desig n of electro nic systems, a lot of work can be done by compu ter and electro nic p roducts can be from the circuit desig n, p erforma nee an alysis to the en tire p rocess of IC layout de

9、sig n or layout of the PCB automatic p rocess ing is comp leted on the compu ter.The desig n is mainly based on VHDL text input music p erforma nee circuit desig n, each module using VHDL Ian guage of simple flower desig n, and the use of EDA tools for simulatio n of each module. The system is based

10、 on the princip le of the compu ter clock divider, using top-dow n desig n app roach to achieve, through the key input to con trol the sound or song to automatically play has bee n dep osited. System from automatically playing music module, tone gen erator module and NC divider module three p arts.

11、When you select the manual mode after the play butt on, it will note is p ressed the corres ponding freque ncy strobe out put; Select Auto P lay mode butt on, the reservoir will be removed in order to write good music in formati on, each corres ponding to the freque ncy of the strobe out put, automa

12、tic p lay ing. System impi eme ntati on is hardware descri pti on Ian guage VHDL by a modular app roach to desig n, and the n p rogram ming, tim ing simulati on, circuit functional verificati on, p lay won derful music (of course, due to con strai nts, they will not p erform fun ctio nal verificatio

13、 n, and tim ing simulatio n p rogram only).Key words: EDA, VHDL, electro nic orga n, automatic p lay1设计意义和要求1.1设计意义电子琴作为音乐与科技的产物，在电子化和信息化的时代，为音乐的大众化做出了 很大的贡献，歌曲的制作大多数都要由电子琴来完成，然后通过媒介流传开来，电视剧 和电影的插曲、电视节目音效、甚至手机铃声，都很可能包含电子琴的身影。电子琴是数字电路中的一个典型应用。然而在实际的硬件设计中用到的器件非常 多，连线比较复杂，同时会产生比较大的延时，从而造成测量误差较大，可靠性不好。以

14、EDA工具作为开发手段，运用 VHDL硬件描述语言可以使使整个系统大大简化，提高了电子琴整体的性能和可靠性。1.2功能要求1）设计一个八音电子琴;2）由键盘输入控制音响，同时可自动演奏乐曲;3）用户可以将自己编制的乐曲存入电子琴，演奏时可选择键盘输入乐曲或者已存入的乐曲。2方案论证及原理分析2.1实现方案比较方案一：采用数字逻辑电路制作，用IC拼凑焊接实现。其特点是直接用现成的IC组合而成，简单方便，但本系统需用到许多分频器，这就使得需要用到相当多的IC,从而造成了体积过于庞大，而且连线也会比较复杂。方案二：由单片机来完成设计。可用单片机控制键盘的输入，以及产生相应的频率 信号作为输出。目前，

15、单片机的功能已比较强大，集成度日益增高且其设计和控制比较 容易。但是由于在传统的单片机设计系统中必须使用许多分立元件组成单片机的外围电 路，如锁存器，译码器等都需要单独的电路，因此整个系统显得十分复杂，抗干扰性差, 在运行过程中容易死机或进入死循环，可靠性降低，而功耗费用增高。方案三：采用可编程逻辑器件（FPGA来完成该设计，将所有器件集成在一块芯片上，大大减小了电子琴的体积，可靠性和精度都比较好。用VHDLS程实现时更加方便,而且易于进行功能扩展，并可调试仿真，制作时间大大缩短。综合分析后我认为，方案三采用 FPGA的方法来实现，不仅可以实现按键播放音乐和自动播放音乐的要求，有较高的灵敏度和

16、可靠性。并且原理方法和模块结构清晰，制 作方案比较容易实现，所以我采用方案三作为具体实现方案。2.2乐曲实现原理乐曲都是由一连串的音符组成，按照乐曲的乐谱依次输出这些音符所对应的频率, 就可以在扬声器上连续地发出各个音符的音调。为了准确地演奏出一首乐曲，仅仅让扬 声器能够发出声音是远远不够的，还必须准确地控制乐曲的节奏，即每个音符的持续时 间。由此可见，乐曲中每个音符的发音频率以及音符持续的时间是乐曲能够连续演奏的 两个关键因素。乐曲的12平均率规定：每2个八度音之间的频率要相差1倍，比如简谱中的中音2 与高音2。在2个八度音之间，又可分为12个半音。另外，音符A（简谱中的低音5）的 频率为3

17、92Hz,音符E到F之间、B到C之间为半音，其余为全音。由此可以计算出简谱中从低音I至高音1之间每个音符的频率。简谱音名与频率对应关系如表2-1所示:音名频率/Hz音名频率/Hz音名频率/Hz低音1262中音1523高音11047低音2296中音2587高音21175低音3330中音3659高音31319低音4350中音4698高音41397低音5392中音5784咼音51568低音6440中音6880高音61760低音7494中音7988高音71976表2-1简谱音名与频率的对应关系使用一分频器来产生各音符所需的频率，但由于各音符对应的频率多为非整数，而 分频系数又不能为小数，所以必须将计算

18、得到的分频数四舍五入取整数。若分频器时钟 频率过低，则由于分频系数过小，四舍五入取整数后的误差较大；若时钟频率过高，虽 然误差变小，但分频数将会变大。在实际的设计中应综合考虑这两方面的因素，在尽量 减小频率误差的前提下取合适的时钟频率。实际上，只要各个音符间的相对频率关系不 变，演奏出的乐曲听起来都不会走调。设计的音乐电子琴选取32MHZ的系统时钟频率。在数控分频器模块，首先对时钟 频率进行4分频，得到8MHZ的输入频率，然后再次分频得到各音符的频率。 由于数控 分频器输出的波形是脉宽极窄的脉冲波，为了更好的驱动扬声器发声，在到达扬声器之 前需要均衡占空比，从而生成各音符对应频率的对称方波输出

19、。这个过程实际上进行了 一次二分频，将脉冲展宽。因此，分频系数的计算可以按照下面的方法进行。以中音1为例，对应的频率值为 523Hz,它的分频系数应该为:咤 37648523523至于其他音符，可由上式求出对应的分频系数，这样利用程序可以很轻松地得到相 应的乐声。各音名对应的分频系数如表 2-2所示:音名频率/Hz分频系数音名频率/Hz分频系数中音15237648高音110473820中音25786920高音211753404中音36596069高音313193032中音46985730咼音413972863中音57845102咼音515862522中音68804545高音617602272中

20、音79884048咼音719762024低音539210204低音64409090表2-2各音名对应的分频系数音符的持续时间须根据乐曲的速度及每个音符的节拍数来确定。因此，要控制音符的音长，就必须知道乐曲的速度和每个音符所对应的节拍数。如果将全音符的持续时间设为1s的话，那么一拍所应该持续的时间为 0.25秒，则只需要提供一个4HZ的时钟频率即可产生四分音符的时长。至于音长的控制，在自动演奏模块，每个乐曲的音符是按地址存放的，播放乐曲时按4HZ的时钟频率依次读取简谱，每个音符持续时间为0.25秒。如果乐谱中某个音符为三拍音长，那又该如何控制呢？其实只要在 3个连续地址存放该音符，这时就会发三个

21、0.25秒的音长，即持续了三拍的时间，通过这样一个简单的操作就可以控制音长了。2.3系统组成及工作原理2.3.1系统组成整个系统由乐曲自动演奏模块、音调发生器模块和数控分频器模块三个部分组成。乐曲自动演奏模块又包含了键盘的编码，并且设置了一个自动演奏/键盘输入切换auto。乐曲自动演奏模块的作用是产生发声控制输入信号。音调发生器根据发声控制输入产生2-1所示。获得音阶的分频预置值（即分频系数）。数控分频器根据分频预置值对 FPGA的基准频率进行分频，得到与各个音阶对应的频率输出。系统组成框图如图图2-1系统组成框图2.3.2系统工作原理系统的基准时钟脉冲为32MHz，所以在本设计中需要将其进行

22、分频，以得到所需要的脉冲来发出相应的音符。键盘输入一共有9个按键，除了 8个音符对应的按键之外,还设置一个自动演奏/键盘输入切换auto,它不是一个单独的模块，它和其他按键一起包含在乐曲自动演奏模块中，作用相当于一个开关。当auto= “0”时，选择自动演奏音乐存储器里面的乐曲，自动演奏模块以4Hz的频率输出8位发声控制输入信号，再送入音调发生器。当8位发声控制输入信号中的某一位为高电平时，则对应某一音阶的数值将在端口 tone输出，该数值即为该音阶的分频预置值，音调发生器还输出音符显示信号、高低音显示信号。最后由数控分频模块按照音调发生器输出的分频预置值进行分频，得到存储的乐曲的音符的频率，

23、之后由扬声器输出对应的声调。auto= “T时，选择键盘输入的信号，8个按键分别对应8个音符，自动演奏模块将按键输入转化为8位发声控制输入信号送入音调发生器，最后通过数控分频模块得到按键对应的音符的频率，之后由扬声器输出对应的声调。3系统模块设计3.1顶层模块的设计VHDL采用的是自顶向下的设计方式，顶层模块由乐曲自动演奏(automusic)，音调发生器(tone)和数控分频器(speaker)三个模块组成。其中乐曲自动演奏部分(automusic)又包括了键盘编码，还设置了一个自动演奏/键盘输入切换auto,即当auto=“0”时，选择自动演奏音乐存储器里面的乐曲，auto= “ 1”时，

24、选择由键盘输入的信号,再对其进行编码。两种情况下输出的都是八位二进制数， 对应音调发生器的输入。图3-1二 PPGA即是顶层模块设计原理图。:;杨鹵器；：；speakerdk1即 MP-I-IPT-toneif 0 8191):.automusicW盘7:0】elkindex 0(7:0 in龊遵化0厂：r index(7:0Jhighcode(6;01tDne0(0.fl19l)图3-1顶层模块设计原理图3.2乐曲自动演奏模块的设计为了实现电子琴的功能要求，需要设计一个自动演奏模块，该模块的作用是产生8位发声控制输入index。当auto为“0”或“ 1”时可以选择自动演奏或者键盘输入，如果

25、auto为“ 0”，则由存储在此模块中的8位二进制数来作为发声控制输入index，由此便可自动演奏乐曲；当auto为“1”时，则由键盘的输入转化为8位2进制数作为发声 控制输入index。此模块的VHDL语言中包括三个进程，首先是对基准脉冲进行分频得 到4Hz的脉冲，作为第二个进程的时钟信号，它的目的是控制每个音阶之间的停顿时间,此处便是1/4=0.25s；第二个进程完成自动演奏部分乐曲的地址累加；第3个进程是输出存储的自动演奏的乐曲或键盘输入的发声控制输入in dex。乐曲自动演奏模块如图3-2所示。CUK： ;Auto-iniidex2i(7=Cj) ；图3-2乐曲自动演奏模块3.3音阶发

26、生器模块的设计音阶发生器的作用是产生获得音阶的分频预置值。当8位发声控制输入index中的某一位为高电平时，则对应某一音阶的数值将以端口 tone输出，作为获得该音阶的分频预置值，该值作为数控分频器的输入，来对 4MHz的脉冲进行分频，由此得到每个音阶相应的频率，例如输入index=00000010，即对应的按键是2,产生的分频系数便是6920 由code输出对应该音阶简谱的显示数码；由 high输出指示音阶高8度的显示，高电平有效。音阶发生器如图3-3所示。tone!ndexi7:p: ; : high :code(e：Q) L L J J . JJ ._.；：；tdnie0(0:B191)

27、图3-3音阶发生器模块3.4数控分频器模块的设计数控分频模块的目的是对基准脉冲分频，得到0,123,4,5,6,7七个音符对应频率。该 模块的VHDL描述中包含了三个进程。首先对 32MHz的基准脉冲进行分频得到8MHz的脉冲，然后按照tonel输入的分频系数对8MHz的脉冲再次分频，得到的便是所需要 的频率。而第三个进程的作用是在音调输出时再进行二分频，将脉冲展宽，以使扬声器 有足够功率发音。；speaker -clklspkstone4(0:819Ty :;:;图3-4数控分频器模块4程序设计4.1VHDL设计语言和ISE环境简介4.1.1VHDL语言简介VHDL是超咼速集成电路硬件描述语

28、言，是一种用于电路设计的咼级语言。它出现于80年代后期，最初是由美国国防部开发出来的，是为了供美军用来提高设计的可靠性和缩减开发周期的一种使用范围较小的设计语言。VHDL主要是应用在数字电路的设计中。目前，它在中国的应用多数是用在FPGA/CPLD/EPLD的设计中，同时也被一些实力较为雄厚的单位用来设计 ASIC。VHDL具有多层次描述系统硬件功能的能力，支持自顶向下和基于库的设计特点。其开发流程：在顶层用方框图或硬件语言对电路的行为进行描述后，进行系统仿真验证 和纠错。再用逻辑综合优化工具生成具体的门级逻辑电路的网表。然后通过适配器将网 表文件配置于指定的目标器件，产生最终下载文件或配置文

29、件。最后把适配后生成的下载或配置文件通过编程器或编程电缆下载到具体的FPGA/CPLD器件中去，以便进行硬件调试和验证，而实现可编程的专用集成电路ASIC的设计。VHDL主要用于描述数字系统的结构，行为，功能和接口。除了含有许多具有硬件特征的语句外，VHDL的语言形式和描述风格与句法是十分类似于一般的计算机高级语 言。VHDL系统设计与其他硬件描述语言相比， VHDL具有更强的行为描述能力，从而决定了他成为系统设计领域最佳的硬件描述语言。强大的行为描述能力是避开具体的器 件结构，从逻辑行为上描述和设计大规模电子系统的重要保证。4.1.2 Xilinx ISE 简介Xilinx是最大的FPGA/

30、CPLD生产商之一，其设计开发的软件也不断升级换代，已 从 Foundation 系列发展到目前的 ISE 13.x 系列。ISE (Integrated System Configuration)是集成综合环境的简称，是Xilinx提供的一套工具集，其集成的设计工具可以完成整个FPGA/CPLD的开发过程。ISE具有强大辅助功能，在编写代码时可以使用编写向导生成文件共和模块框架,也可使用语言模板（Language Templated帮助编写代码。在图形输入时可以使用ECS的辅助项帮助设计原理图。另外，ISE的Core Generator和LogiBLOX工具可以方便地生成IP Core（IP

31、核）与高效模块为用户所用，大大减少了设计者的工作量，提高了设计效率与质量。ISE通过改进综合、实现等关键环节的优化手段与方法，提高了设计的工作速度,减小了设计消耗的面积，使设计结果能更好地调动芯片的内部资源，工作更高效。4.2顶层模块的程序设计顶层模块（top）是整个电子琴设计的核心，也是 VHDL程序的主程序，其他三个子模块的源程序都是作为子程序分别实现电子琴的某一功能，而顶层模块则通过调用子auto对应程序最终实现乐曲演奏的目的，奏出美妙的乐曲。利用 VHDL语言COMPONENT将三个模块组合起来，其中3个模块和顶层模块的输入输出是一一对应的，比如handTOauto, toneO对应

32、tone2, spks对应 spkout等。设计时采用自顶而下的设计方法，其软件流程图如图4-1所示。进入32M时钟 丁4.3乐曲自动演奏模块的程序设计该模块的VHDL源程序主要由3个工作进程组成，分别为 PULSEO, MUSIC和C0M1。PULSEO的作用是判断自动演奏（键盘输入）的值 0或（1），若为0则要将系统时钟进行8M的分频，得到4Hz的信号clk2。如果产生了 clk2，那么第二个进程MUSIC就会根据clk2时钟完成自动演奏部分乐曲的地址累加。在第三个进程中就根据地址输出存储的乐曲对应的音符的8位发声控制输入index，如果在第一个进程中判断为键盘输入，在此进程中就将输入按键

33、对应的音符转化为8位发生控制输入index。软件流程图如4-2所示。图4-2乐曲自动演奏模块流程图INDEX4.4音阶发生器模块的程序设计音阶发生器模块的作用是产生音阶的分频预置值。该模块的唯一输入信号 对应就是自动模块中最后的输出INDEX0。音符显示信号CODE，高低音显示信号HIGH 和音符分频系数TONE都是根据音符输入确定的。比如我们自定义 INDEX第1位为高电平时，它的分频系数则为6920,音符显示信号为0010010此时高低音显示0表示非高 音。部分源程序如下:CASE INDEX ISWHEN00000010=TONE0v=6920;CODEv=0010010;HIGHv=0

34、;-音符第1位为1,分频系数为6920,音符显示为0010010,属非高音WHEN01000000=T0NE0=4048;C0DE=0001111;HIGHTONE0=8191;CODE=0000001;HIGHNew Source.,选择文件类型为Test Bench Waveform 键入文件名“ Testautomusic，单击“ Next” ,在本步骤中可以将波形文件与automusic.vhd文件进行关联，如图5-1所示。继续单击“ Next”直到完成。5gliTnjc澤卡grI Etc. lai d S Eijct JC-iz-zd图5-1波形与VHDL文件关联此时，HDL Ben

35、cher程序启动，如图5-2所示，可以选择哪一个信号是时钟信号并可以输入所需的时序需求，系统时钟信号为32MHz但是由于限制只能选择时钟周期为32ns,因此仿真时时钟信号为 31.25MHz创 Inrlijl TiFFipg jncjClodc MjjH - IrrgAi Mir. li.rti.HSFUT*:.i r III Di/EJ idP、:-7卜ClDCP la IM forTl-f niL| lnF-rblTohCkiLb- ri h讥E4I-4 7b 7 w tI:bd 41 OriLpi alL-fd L:tlx E-lri_ rllLw E44LnCTTkii 4 I on-

36、 9mI* 卫士Uk Lj ilh CljvdtaC9*bj bvh ir-iled* hLt 1 h.J l1CltElr Hi 卓IfiOld Le Ti知F广pl.d. J. : “L,柏y 幅.“- i M Mvf Ir- - b*- - d * rt : hr 2 、P!I- Jt I 、 *lTei mtcr/vL “ nk:.* z：aLi ch cJ.rP-aCh|7l.tT 5iL.EUir nC-EtE ET-fl ZEI mH.Abt i 口 Tci iLi Mfi-OhJ fiQjdl nm (CT也 PF3ft)riH- Sedt: uirJ - 0JS3A7TicC

37、voKI5 轟 |I1 Sjxirt图5-2仿真时间参数设置#riiri ZjiF-a-去& 铳Erf-! rqrl Idlftp f*rK-nj.T. Ir-ri喘Jm ”希 J I* Htfl -.誌Vr *.1迥9 I三厂M其共剧国送奄a ffi D/巒芮*丿 苗料=二 m 兰丨用 却金 g I t= I !| A I* * I B I MT ,3 如CriW-?R+SwMh f-H Ski=1 B QimI筍陆曲s米点賣匚九J pm WIi ITiHhA.4L4 CTvlIlIt 耳严4f弭pW(卜h-i i-l Itvikt rEnd IrrwIDQOnai K unileur Lf

38、|-:OFC*)11?FVit+ltPtIj-4if Esrhl AlutknhMTafUQO ( 補Ml (记11?aOPdW_ .jLrLrLkrLrLWrLrLrLrLKAnkrLrLKjirLKrLrLKrLrLRru LTVBrjqiwfl(-Atpj iiihT+nif M 帖I：用J /T邛叩: lA产-#rr Ifl - P 产f T-呻貝P P.I*iT- rL* .U工二昌FcjrtHta,空*LJi二目亡Ai_c.QK_aI/= |JLz-2.1x-k二 1 L DE. JlK. TlXHILU】DEUJJn-i.h 呼JgLdf I烟刊1.J t| 九仁心IQIME图

39、5-4 设置 Properties17武汉理工大学FPGA应用课程设计双击Processes窗口中的 Simulate Behavioral Model对设计进行仿真，在右方窗口弹出仿真结果的波形，如图5-5所示。Now： imons ect ft: J.ilO0制血闵上饲0铢1門出1|?：旨n ffhDO 而WOOIfi:0A FDL4 Krn It0 ir Ihl图5-5仿真结果及示意21(3)仿真结果分析按照设置输入系统时钟信号 CLK为31.25MHz，自动演奏AUTO设为0，键盘输入信号INDEX2为0x00。从图中可以看出，输出INDEX0是程序中存储的乐曲的音符。若将ATUO设为

40、1,并设置相应的键盘输入INDEX2，进行仿真如图5-6所示，输出INDEX0与键盘输入相同，符合设计要求。(由于输入频率太高，实验条件所限，如按源程序仿真将看不到输出波形，因此将原脉冲的分频点4000000和8000000改为4和8)3口I-JlZ二 !旳 丁E打Q享 a、.HPX 1;些，鶯 蓟酥 飞口_1、a卞00 Fc-0-：iBbcz Yetum占IO1B $4 inflerfiJT -ijNow:10000 nt帝|上昇or砂000 图5-6仿真结果示意5.2音调发生模块仿真(1)创建Testbench波形源文件新建一个Testbench波形源文件，并与tone.vhd文件关联，出

41、现如图5-7所示的波形图。单击波形图中的蓝色方块来设置音符输入信号INDEX电平的高低，设置音符输入INDEX7:0从 0x01 到 0x80。Endllrw:10(5Irt5011II1zD I曰IIIIED I45lII:5IlIIIIIII加 EignQ应EH耐I?wenst蹄:8斶ji临flJllnw： ill 哄一 JlirKJKC ilirwr： lIintJEflC： 二菠 E(ip?!iai &1| 二 Htfl田JOL.QQ 0-啊 mafflmBQaBBMMMMDlBMflmBMflmQlMBMBM 翊 QWOmaiiaiO&MB 苗 mJB 阙 KeMWMKBaiaiQm

42、mfflDOmMMlBmKfllBaimMCammWtBMMMQMMHBmMWlMWM图5-7 HDL Bencher中输入波形的设置(2)设计的仿真双击Processes窗口中的 Simulate Behavioral Model对设计进行仿真，在右方窗口弹出仿真结果的波形，如图 5-8所示。Mow;9a OO ni51Uirl yUDO41 l/l *rm瓦J lOl cc3e|b.:Dcd胎rnni 鴨1.倍厂利谨 X 利Ot黑吒乂 胞& X ?|油 XX血1T如P1创4141 P1诃PJ Af MlrwhiuhH rortiHpHtn yrjB | am | bcm sf | 田昭 I

43、 4m |4n3BBn(3)仿真结果分析由仿真结果图可以看出，当音符输入信号INDEX7:0为00000001时，输出分频系数TONEO为7648,输出音符显示信号 CODE6:0为1001111高低音显示信号HIGN为0。并且随着音符输入信号INDEX7:0的改变，输出信号按照程序设定改变，符合设计要求。5.3数控分频模块仿真(1)创建Testbench波形源文件新建一个Testbench波形源文件，并与speaker.vhd文件关联，出现如图5-9所示的波形图。系统时钟信号为 32MHz但是由于仿真限制只能选择时钟周期为100ns,并且只能设置分频系数为TONE10:2047。End Ti

44、nw;1GOO neFl-IBD3DD50011 1111 1a图5-9 HDL Bencher中输入波形的设置(2)设计的仿真Model设置分频系数为4,TONE1取值为3,双击Processes窗口中的Simulate Behavioral对设计进行仿真，在右方窗口弹出仿真结果的波形，如图5-10所示。Hott:10000m* site4DOOBODO:rmwjm廿丁MOO图5-10仿真结果及示意武汉理工大学FPGA应用课程设计(3)仿真结果分析由仿真结果图可以看出，系统时钟首先被 4分频，然后根据分频系数再次分频。此时分频系数为4,进行4分频。最后进行二分频，将脉冲展宽，以使扬声器有足够

45、功率发音。图中输出SPKS的周期为CLK1的32倍，频率是CLK1的1/32。5.4电子琴系统的仿真(1)创建Testbench波形源文件新建一个Testbench波形源文件，并与top.vhd文件关联，系统时钟信号为32MHz 但是由于限制只能选择时钟周期为 32ns,因此仿真时时钟信号为31.25MHz这时出现了如图5-11所示的波形图，可以单击波形图中的蓝色方块来设置波形电平的高低，并可以拉动仿真时间线。此时设置Auto= “ 1”，选择键盘输入。再设置键盘输入 INDEX17:0为 00010000b图5-11 HDL Bencher中输入波形的设置(2)设计的仿真单击 Sources

46、e 窗 口中的 testbench，则在 Processes 窗 口 中显示 Xilinx ISESimulator 工具栏，扩展开后，右键单击Simulator Behavioral Model,选择 Properties,对Simulation Run Time 输入 900us,单击 OK 按钮，如图 5-12 所示。25 PiXMSibLkviluh NHul 才* 詐L叭讥f M 亟1 Pi L-CmlM 尊小门电IjM C*ts4 地讣旬中倍f】屛 1il4 弓hEul In KiTanavHbL1-1弓DDsJj vikj LF dLLjlk) 1-G/khi Ml讪比4 I，*1 加i.M宅Cwctl图 5-12 设置 Properties双击Processes窗口中的 Simulate Behavioral Model对设计进行仿真,在右方窗口弹出仿真结果的波形，如图5-13所示。6 i1i33ll4 Hwduaitg fl W owwifJDJTtlAIa；出sTak fl界nd!矿mth TM 21t ：14 flG甲16 如讥flflfl0 D0fl fl图5-13仿真结果及示意(3)仿真结果分析按照设置输入系统时钟信号CLK为31.25MHz，AUTO 设为1,键盘输入信号