5-2寄存器2-74194的应用

第五章时序逻辑电路

5.2.2MSI移位寄存器

94194的应用主讲人：黄丽亚b.实现数据传输方式转换※串行→并行D6D5D4D3D2D1D0并行输出串行输入数据传送方式变换电路D6D5D4D3D2D1D0图5.2.57位串入—并出转换电路准备右移10D1’D0’011111CP2↑准备右移10CP1↑准备送数1100000000清0D0’0111111下一操作Q0

′Q1

′Q2

′Q3

′Q4

′Q5

′Q6

′Q7

′M1

M0

00000000D0’01111110D0’011111D1’准备送数110CP7↑准备右移1010CP6↑准备右移10110CP5↑准备右移101110CP4↑准备右移1011110CP3↑准备右移10111110CP2↑准备右移101111110CP1↑准备送数1100000000清0下一操作Q0

′Q1

′Q2

′Q3

′Q4

′Q5

′Q6

′Q7

′M1

M0

D0

′D0′D0

′D0

′D0

′D0

′D0

′D1

′D1

′D1

′D1

′D1

′D1

′D2

′D3

′D2

′D2

′D2

′D2

′D3

′D3

′D3

′D4

′D4

′D4

′D5

′D5

′D6

′表5.2.37位串入—并出转换电路的状态转移表思考：在下图电路基础上增加一片94194和适当的门电路构成8位串行

并行码的转换电路。Q8’思考：在下图电路基础上增加一个DFF和适当的门电路构成8位串行

并行码的转换电路。1DQ>C1R

QQ8’M1Q0Q1Q2Q3M074194

CRDSRDSL>CPD0D1D2D3

M1Q0Q1Q2Q3M074194

CRDSRDSL>CPD0D1D2D3

1DQ>C1R

Q11RDCP串入Q0’Q1’Q2’Q3’Q8’Q4’Q5’Q6’Q7’0111111方法一：触发器的输出作Q8’Q0'Q1'Q2'Q3'Q4'Q5'Q6'Q7'Q8'M1M0操作清零00000000011准备并入CP1

D0’0111111011准备并入CP2

D1’

0111111101准备右移CP3

D2’D1’011111101准备右移0000000001D0’01111110D1’011111110M1Q0Q1Q2Q3M074194

CRDSRDSL>CPD0D1D2D3

M1Q0Q1Q2Q3M074194

CRDSRDSL>CPD0D1D2D3

1DQ>C1R

Q11RDCP串入Q0’Q1’Q2’Q3’Q8’Q4’Q5’Q6’Q7’0111111方法一：触发器的输出作Q8’Q0'Q1'Q2'Q3'Q4'Q5'Q6'Q7'Q8'M1M0操作清零00000000011准备并入CP1

D0’0111111111准备并入CP2

D1’

D0’011111101准备右移CP3

D2’D1’D0’01111101准备右移M11D1D=M1Q7’+M1=Q7’+M10Q7’11方法二：触发器输出作Q4’M1Q0Q1Q2Q3M0

CRDSR74194(1)DSL>CPD0D1D2D3

M1Q0Q1Q2Q3M0

CRDSR74194(2)DSL

>CPD0D1D2D3

DQ>C1R

Q111RDCP串入

1Q0’Q1’Q2’Q3’Q4’Q5’Q6’Q7’Q8’0111111方法三：触发器输出作Q0’Q0'Q1'Q2'Q3'Q4'Q5'Q6'Q7'Q8'M1M0操作清零00000000011准备并入CP1

D0’0111111111准备并入CP2

D1’

D0’011111101准备右移CP3

D2’D1’D0’01111101准备右移D6D5D4D3D2D1D0并行输入串行输出数据传送方式变换电路※并行→串行准备右移01准备右移01准备右移01准备并入11øøøøøøøø启动Q3Q2Q1Q0Q3Q2Q1Q0下一操作M1M0ⅡⅠ0CP1↑D0

′D4

′D2

′D3

′D5

′D1

′D6

′

′

′

′

′

′01CP2↑D0D4D2D3D5D1

′011CP3↑D0

′D4

′D2

′D3

′D1

′表5.2.47位并入—串出转换电路的状态转移表Q3Q2Q1Q0Q3Q2Q1Q0准备并入110111111CP7↑准备右移01011111CP6↑准备右移0101111CP5↑准备右移010111CP4↑准备右移01011CP3↑准备右移0101CP2↑准备右移010CP1↑准备并入11øøøøøøøø启动下一操作M1M0ⅡⅠD0

′D4

′D2

′D3

′D5

′D1

′D6

′D0

′D4

′D2

′D3

′D5

′D1

′D0

′D4

′D2

′D3

′D1

′D0

′D2

′D3

′D1

′D0

′D2

′D1

′D0

′D1

′D0

′在下图基础上增加一片DFF和适当的门电路构成8位并行

串行码的转换电路。方法一：触发器输出作Q0’M11D01101D=M1方法二：触发器输出作Q4’启动M1Q0Q1Q2Q3M0

CRDSR74194(1)DSL>CPD0D1D2D3

M1Q0Q1Q2Q3M0

CRDSR74194(2)DSL

>CPD0D1D2D3

1DQ>C1R

Q11RDCPQ0’Q1’Q2’Q3’Q4’Q5’Q6’Q7’Q8’0D0’

1D1’D2’D3’

11D4’D5’D6’D7’串行输出M11D0Q3’1D31D=M1Q3’+M1D3J、K：双端串行数据输入端S/L(Shift/Load)：移位/置数功能控制端图5.2.774195的简化逻辑符号4位右移移存器74195表5.2.574195的功能表异步清除并入D3D2D1D0↑1ØØ01↑1111↑1011↑1101串入、右移0↑10010000Ø0ØØØ功能CPCRKJS/LQ0

n+1Q1

n+1Q2

n+1Q3

n+1Q0

nQ0

nQ0

nQ1

nQ2

nQ0

nQ1

nQ2

nQ0

nQ1

nQ2

nQ0

nQ1

nQ2

nQ0n+1

由J、K和Q0n

决定

图5.2.874165的简化逻辑符号串入、并入——串出8位右移移存器74165表5.2.674165的功能表保持øøø11右移0ø0↑01右移1ø1↑01保持øø001异步置数d7d6d5d4d3d2d1d0d0…d7øøø0D0…D7DSRCLKCLKINHIBITS/L外部内部并入串入时钟时钟禁止移位/置数功能输出输入Q5

n+1Q0

n+1Q1

n+1Q2

n+