毕业设计基于VHDL语言的数字频带系统的建模与设计

1、基于 vhdl 语言的数字频带系统的建模与设计 目 录 设计总说明 .i introduction .ii 1 绪论 .1 1.1 设计的意义与背景.1 1.2 课题研究的主要内容 .2 2 数字调制与解调的原理 .3 2.1 数字调制与解调概述 .3 2.2 2ask 的调制与解调的原理.4 2.3 2fsk 的调制与解调的原理.6 2.4 2cpsk 的调制与解调的原理.9 2.5 2dpsk 的调制与解调的原理.11 3 软件和 vhdl 语言以及 quartus简介 .14 3.1 fpga 软件简介.14 3.2 quartus语言简介 .17 3.3 vhdl 语言基础.19 4

2、基于 vhdl 语言的数字频带系统的建模与设计 .24 4.1 基于 vhdl 语言的数字频带系统概述.24 4.2 基于 vhdl 语言实现 2ask 的调制与解调 .24 4.2.1 2ask 调制的实现 .24 4.2.2 2ask 解调的实现 .26 4.2.3 2ask 调制解调的仿真波形及分析.29 4.3 基于 vhdl 语言实现 fsk 的调制与解调.31 4.3.1 2fsk 调制的实现.31 4.3.2 2fsk 解调的实现.35 4.3.3 2fsk 调制解调的仿真波形及分析.37 4.4 基于 vhdl 语言的实现 cpsk 的调制与解调.39 4.4.1 2cpsk

3、调制的实现.39 4.4.2 2cpsk 解调的实现.42 4.4.3 2cpsk 调制解调的仿真波形及分析.44 4.5 基于 vhdl 语言实现 2dpsk 的调制与解调 .46 4.5.1 2dpsk 调制的实现.46 4.5.2 2dpsk 解调的实现.48 4.5.3 2dpsk 调制解调的仿真波形及分析.50 5 总结 .52 致谢 .53 参考文献 .54 数字频带传输系统的建模与设计 设计总说明设计总说明: 数字信号的传输方式分为基带传输和频带传输，在数字频带传输系统中，数 字信号对高频载波进行调制，变为频带信号，通过信道传输，在接收端解调后恢 复成数字信号。数字频带系统的建模

4、与设计通过对于 2ask、2fsk、2psk、dpsk 调制解调的 vhdl 语言的设计，运用 quartus 软件进行编译和仿真，程序经过 编译和仿真完全正确后将程序烧入单片机中，在硬件上实现 2ask、2fsk、2psk、dpsk 调制解调的功能。完成对于数字频带系统的建模与设计。 二进制振幅键控（2ask）是载波信号随着基带信号的振幅变化；二进制频移 键控（2fsk）是载波信号随着基带信号的频率变化；二进制相移键控（2psk）是 载波随着基带信号的相位变化，由于 2psk 体制中相位的不确定性，差分相移键 控（2dpsk）是载波随着基带信号的相对相移变化。数字调制就是将基带信号搬 移到高

5、频载波上，从而降低基带信号的低频分量，使信号与信道特性相匹配，实 现信号在在信道中的传输。解调是接收端将在已调信号从高频载波上搬移下来， 还原成为基带信号。 基于 vhdl 语言实现 2ask、2fsk、2psk、dpsk 调制解调。vhdl(very-high- speed integrated circuit hardware description) 是一种标准的硬件描述语 言，通过用 vhdl 语言编程在 quartus软件上实现 2ask、2fsk、2psk、dpsk 调 制解调。并结合所编的调制解调程序完成对 2ask、2fsk、2psk、dpsk 调制解调 逻辑电路的设计。 在

6、vhdl 程序经过分析当前文件检查语法错误、分析与编译、分析与综合、 适配后，完成全程编译。可以进行时序仿真，在 quartus 中可以清楚的分析仿 真的波形，根具 2ask、2fsk、2psk、dpsk 调制解调的原理，分析波形的正确性。 本设计通过 vhdl 语言进行数字频带传输系统的建模、程序设计与仿真、完 成数字频带传输系统电路设计、完成数字频带传输系统的程序设计、完成数字频 带传输系统的仿真、绘制数字频带传输系统的系统设计图、波形仿真图。 关键字：2ask、2fsk、2psk、dpsk、仿真、调制与解调、vhdl 语言 the modeling and design of digit

7、al band system introduction： digital signals mode of transmission can be divided into baseband transmission and band transmission. in digital band transmission system, digital signal modulates clipped wave of high frequency and turns to band signal, and returns to digital signal after recipients dem

8、odulation through channel transmission. through the design of vhdl language to modulate and demodulate 2ask、2fsk、2psk and dpsk, and through the adoption of quartus to fulfill compilation and simulation, the system debugs itself on single chip, thus reaching the goal of 2ask、2fsk、2psk、dpsk in hardwar

9、e and achieving the modeling and design of digital band system. by the modeling and design of digital band system, i have a basic understanding of the principle in 2ask、2fsk、2psk and dpsks modulation and demodulation. 2ask-carrier wave signal varies with the amplitude of baseband signal; 2fsk- carri

10、er wave signal varies with baseband signals frequency; 2psk- carrier wave signal varies with the phase of baseband signal; 2dpsk- carrier wave signal varies with relative phase-shifting. digital modulation means relocating baseband signal to clipped wave of high frequency so that the low frequency w

11、eight of baseband signal can be declined, signal and channels features are matched, and signal is transferred in channel. demodulation refers to that the recipient makes modulated signal relocate from carrier wave signal of high frequency and return to baseband signal. we aim at realizing the modula

12、tion and demodulation of 2ask、2fsk、2psk and dpsk in vhdl language. vhdl(very-high-speed integrated circuit hardware description) is a standard language describing hardware programming through quartus software to finish 2ask、2fsk、2psk and dpsk modulation and demodulation. and the design of logic circ

13、uit will be completed if combined with the compiled modulation and demodulation process. after the analysis of the current program, checkup of grammatical errors, analysis and compilation, analysis and synthesis, and adaptation, the entire compilation will be achieved. timing sequence can be simulat

14、ed in quartus and we get the clear analysis of the simulated wave form based on the principle in 2ask、2fsk、2psk and dpsk s modulation and demodulation, and analyze the validity of wave form. key words: 2ask;2fsk;2psk;dpsk; simulation; modulation and demodulation; vhdl language 1 绪论 1.1 设计的意义与背景 随着当今

15、电子信息技术的快速发展，现代计算机技术与微电子技术的结合越来越 紧密，而利用高层次的 vhdl/verilog 语言等硬件描述语言对于现场课编程门阵列 （fpga）和复杂可编程逻辑器件（cpld）进行设计，使之成为集成电路（asic），这 很大程度上缩短了设计的开发周期和开发的成本。vhdl 等设计语言的出现和 asic 的应 用极大地促进了现代通信技术的发展，尤其是对数字通信系统的 asic 芯片的研究有重 要的实践意义。 vhdl 主要用于描述数字系统的结构，行为，功能和接口。除了含有许多具有硬件 特征的语句外，vhdl 的语言形式和描述风格与句法是十分类似于一般的计算机高级语 言。vhd

16、l 的程序结构特点是将一项工程设计，或称设计实体（可以是一个元件，一个 电路模块或一个系统）分成外部（或称可视部分，及端口）和内部（或称不可视部分） ，既涉及实体的内部功能和算法完成部分。在对一个设计实体定义了外部界面后，一 旦其内部开发完成后，其他的设计就可以直接调用这个实体。这种将设计实体分成内 外部分的概念是 vhdl 系统设计的基本点。 eda 技术基于计算机为工作平台把数字通信技术、微电子技术和电子设计自动技术 结合了起来，融合应用电子技术、计算机技术、智能化技术等最新研究成果研制而成 的电子 cad 通用软件包。eda 技术主要应用于辅助设计三方面的工作：ic 技术、pcb 设 计

17、、电子电路系统设计，将硬件设计软件化，使之在电子系统设计中能过突破一些技 术瓶颈，加速了通信系统的设计速率，提高了产品的性价比。eda 技术在电子设计数字 系统中有广泛的应用，是当今集成电子电路数字系统设计中的排头兵，随着现代社会 对信息化和数字化的迫切需求，eda 技术必然会进入一个快速飞跃的阶段。 目前通信传输早已不是单一的语音传输，而是包括了图像、文字、视频等复杂业 务的传输，所以对通信系统的性能的要求越来越高，而数字频带系统作为一切数字通 信传输的基础，无论在多么复杂的数字通信传输中数字频带系统永远都会存在，掌握 数字频带系统的原理以及设计，对于复杂的通信系统设计具有基础性的作用，学好

18、它 也有利于认识和理解以后日新月异的通信产品，对以后再通信领域的发展有重要的意 义。 1.2 课题研究的主要内容 课题主要研究了数字频带系统 vhdl 的建模与设计，主要包括了：能够认识 vhdl， 理解 vhdl 的语法和编程结构，熟悉 vhdl 中的各种函数及逻辑关系；学习并能够熟练 的使用 vhdl 对数字系统进行建模与设计，用 vhdl 实现二进制振幅键控（2ask）、二 进制频移键控（2fsk）、二进制相移键控（2psk）、差分相移键控（2dpsk）的调制与 解调；通过对数字频带系统基于 vhdl 的建模与设计，解决在程序中出现的错误和问题， 提升对于 vhdl 的运用能力；并对应的

19、 vhdl 程序设计关于 2ask、2fsk、2psk、2dpsk 调制解调模型的逻辑电路；完全掌握 2ask、2fsk、2psk、2dpsk 调制解调的基本原理， 并在 quartus软件中实现 2ask、2fsk、2psk、2dpsk 调制解调的仿真，分析其波形， 能够运用调制解调的原理解释所仿真的波形。 在设计基于 vhdl 的数字频带系统的基础上，深入的了解关于 fpga 可编程逻辑电 路的运用，能够自己独立运用 vhdl 设计一些在日常生活中和通信、电子技术的一些常 用的数字电路模型。 2 数字调制与解调的原理 2.1 数字调制与解调概述 调制是指将各种数字基带信号转换成适于信道传输

20、的数字调制信号(已调信号或频 带信号)，解调是在接收端将收到的数字频带信号还原成数字基带信号。 在时域中调制就是用基带信号去控制载波信号的某个或几个参量的变化，将信息 荷载在其上形成已调信号传输，而解调是调制的反过程，通过具体的方法从已调信号 的参量变化中将恢复原始的基带信号。 在频域中调制就是将基带信号的频谱搬移到信道通带中或者其中的某个频段上的 过程，而解调是将信道中来的频带信号恢复为基带信号的反过程. 调制的目的是把要传输的模拟信号或数字信号变换成适合信道传输的信号，这就 意味着把基带信号（信源）转变为一个相对基带频率而言频率非常高的代通信号。该 信号称为已调信号，而基带信号称为调制信号

21、。调制可以通过使高频载波随信号幅度 的变化而改变载波的幅度、相位或者频率来实现。调制过程用于通信系统的发端。在 接收端需将已调信号还原成要传输的原始信号，也就是将基带信号从载波中提取出来 以便预定的接受者（信宿）处理和理解的过程。该过程称为调制解调 计算机内的信息是由“0”和“1”组成数字信号，而在电话线上传递的却只能是模拟电 信号（模拟信号为连续的，数字信号为间断的） 。于是，当两台计算机要通过电话线进 行数据传输时，就需要一个设备负责数模的转换。这个数模转换器就是我们这里要讨 论的 modem。计算机在发送数据时，先由 modem 把数字信号转换为相应的模拟信号， 这个过程称为“调制”，也

22、成 d/a 转换。经过调制的信号通过电话载波传送到另一台计 算机之前，也要经由接收方的 modem 负责把模拟信号还原为计算机能识别的数字信号， 这个过程我们称“解调”，也称 a/d 转换。正是通过这样一个“调制”与“解调”的数模转 换过程，从而实现了两台计算机之间的远程通讯。 数字调制与解调的常用方法 由于数字调制具有离散值的特点，数字调制的方法有两种： （1） 利用模拟调制的方法来实现数字调制，即把数字调制看成模拟调制的一种 特列，把数字信号当成模拟信号的一种特殊情况来处理。 （2） 利用数字信号离散值的特点通过开关键控载波，从而实现数字调制这种方 法通常称为键控法，比如对载波的振幅、频率

23、和相位进行键控，便可获得振幅键控 （ask） 、频移键控（fsk） 、相移键控（cpsk）和差分相移键控（dpsk）等基本的数字 调制方式。 解调的方式分为相干解调和非相干解调: （1）相干解调 相干解调（coherent demodulation）所谓相干，泛泛地说就是相互干扰，相干解调 是指利用乘法器，输入一路与载频相干（同频同相）的参考信号与载频相乘。 比如原始信号 a 与载频 cos(t + ) 调制后得到信号 acos(t + )； 解调时引入相干（同频同相）的参考信号 cos(t + )，则得到： acos (t+)cos(t+) （2-1） 利用积化和差公式可以得到 a*1/2*

24、cos (t+t+)+cos(t+-t-) =a*1/2*cos (2t+2)+cos(0) =a/2*cos (2t+2)+1 =a/2+a/2cos (2t+2) （2-2） 利用低通滤波器将高频信号 cos(2t+2)滤除，即得原始信号 a。因此相干解调 需要接收机和载波同步；而非相干解调不使用乘法器，不需要接收机和载波同步 （2） 非相干解调 在通信系统中，接收端想要从被调制的高频信号中恢复出原来的数字基带信号， 就需要对接收信号进行解调。所谓非相干解调，即不需提取载波信息（或不需恢复出 相干载波）的一种解调方法。 非相干解调是解调方法的一种，是相对相干解调而言的，非相干解调是通信原理

25、 中的一种重要的解调方法，无论在模拟系统和数字系统中都非常重要。非相干解调的 优点是可以较少的考虑信道估计甚至略去，处理复杂度降低，实现较为简单，但相比 相干解调方法性能下降，从定量角度来看，普遍的结果是非相干解调性能上比相干解 调差 3db。 2.2 2ask 的调制与解调 1. ask 调制的原理 键控是利用载波的幅度变化来传递数字信息，其频率和初始相位保持不变，在 2ask 中，载波幅度只有两种变化状态，分别对应二进制信息“0”和“1” 。一种常用 的也是最简单的二进制监控方式称为通-断键控，其表达式为： at 以概率 p 发送“1”时 ( t ) = （2-3） 0 以概率 1p 发送

26、“0”时 2ask 信号的一般表达式为： s(t) = g(t - n) (2-4) 1 概率为 p 其中: = (2-5) 0 概率为 1p ts 是二进制基带信号时间间隔,g(t)是持续时间为 ts 的矩形脉冲 1 0t 其中:g(t)=(2-6) 0 其他 t 则二进制振幅键控信号可表示为 ( t ) = g(t - n) cost (2-7) 2 2ask 产生的两种方法为模拟调制法（相乘器法）和键控法，其原理框图如图 3-1 和 3-2 所示： 二进制不归零信号 输出 cos 乘法器 图 3-1 用相乘器实现 2ask 调制原理框图 开关电路 (t) 2 s(t) 图 3-2 用键控

27、法实现 2ask 调制原理框图 2. ask 解调的原理 2ask 解调也有两种基本的解调方法：非相干解调法（包络检波法）和相干解调法 （同步检测法） ，相应的接收系统组成图如图 3-3 和 3-4 所示。与模拟信号的接收系统 相比，这里增加了一个“抽样判决器方框” ，这对于提高数字信号的接收性能是很有必 要的。 输出 抽样 判决 图 3-3 用非相干解调实现 2ask 解调原理框图 cos 抽样 判决器 低通 滤波器相乘器 带通 滤波器 抽样 判决器 低通 滤波器 全波 滤波器 带通 滤波器 抽样 cost判决 图 3-4 用相干解调法实现 2ask 解调原理框图 2.3 2fsk 的调制与

28、解调 1. fsk 的调制的原理 频移键控就是利用载波的频率变化来传递数字信息。在 2fsk 中，载波的频率随二 进制基带信号在 f1 和 f2 两个频率点间变化。故其表达式为 acos(t+) 发送“1”时 1 ( t ) =（2-8） 2 acos(+ ) 发送“0”时 2 可以看出一个 2fsk 信号可以看成两个不同载频的 2ask 信号的叠加，所以 2fsk 信 号的表达式又可以写成 ( t ) =g(t - n)cos(t+)+ 21 g(t - n cos(t+) （2-9） 2 在式中：g(t)为单个矩形脉冲，脉宽为 1概率为 p =（2-10） 0 概率为 1p 是的反码，若=

29、1 则=0；若 =0 则 =1，于是 1概率为 1-p = （2-11） 0 概率为 p 和分别是第 n 个信号码元（1 或 0）的初始相位。在频移键控中和不携带 任何信息，通常为零。所以，2fsk 信号的表达式可简化为 ( t ) =g(t - n)cos(t)+ 21 g(t - n cos(t （2-12） 2 ) 2fsk 信号的产生方法也有两种。一种是才用模拟调制电路来实现，这里不再阐述。 例外一种是可以采用键控法来实现，即在二进制基带矩形脉冲序列的控制下通过开关 电路对两个不同独立频率进行选通，使其在一个码元期间输出和两个载波之一， 12 其原理图如图 3-5 所示： 输入 输出

30、图 3-5 用键控法实现 2fsk 的调制原理框图 用这两种方法产生的 2fsk 信号的差异在于：由调频法产生的 2fsk 信号在相 邻码元之间的相位是连续变化的。 （称为连续相位的 fsk） ，而键控法产生的 2fsk 信 号，是由电子开关在两个独立的频率源之间转换形成，故相邻码元之间的相位不一定 连续。 2. 2fsk 解调的原理 2fsk 解调依然有两种方法：非相干解调法和相干解调法。其解调的原理是将 2fsk 信号分为上下两路 2ask 信号分别进行解调，然后进行判决。这里的抽样判决是 直接比较两路信号值的大小，判决规则与调制规则要相呼应，调制时若规定“1”符号 对应载波频率则接收时上

31、之路的抽样值较大，应判为“1” ；反之判为“0” 。相干解 1 调和非相干解调法的原理图分别如图 3-6 和 3-7 所示 低通滤波 器 相乘 器 低通滤波 器 相乘 器 bpf bpf 抽样判决器 振荡器1 选通开关 反相器 选通开关振荡器2 相加器 振荡器1 选通开关 反相器 选通开关振荡器2 输入定时脉冲 输出 图 3-6 用相干解调法实现 2fsk 的解调原理框图 输入 定时脉冲 输出 图 3-7 用非相干解调法实现 2fsk 的解调原理框图 2.4 2cpsk 的调制与解调 1. cpsk 调制的原理 相移键控是利用载波的相位变化来传输数字信息的，而振幅和频率保持不变。在 2cpsk

32、 中，通常用初始相位“0”和“ ”来表示二进制的“0”和“1” 。因此，2cpsk 信号的时域的表达式为 ( t ) =acos(t +) （2-13） 2 其中，表示第 n 个信号的绝对相位： 0 发送“0”时 = （2-14） 1 发送“1”时 所以，2cpsk 表达式又可以写成： bpf 2 bpf 1 包络检波器 包络检波器 抽样判决器 acost 概率为 p ( t ) =（2-15） 2 acost 概率为 1p 由于表示信号的两种码元的波形相同，极性相反，故 2cpsk 信号一般可以表述为 一个双极性全占空比矩形脉冲与一个正弦载波相乘，即 ( t )= s (t) cost （2

33、-16） 2 其中 s(t) = g(t - n) 这里 g(t)是脉冲宽度为的单个矩形脉冲，而的统计特性为 概率为 p =（2-17） -1 概率为 1p 即发送二进制符号“0”时（取+1） ，( t )取 0 相位；发送二进制符号“1” 2 时（取-1） ，( t )取 相位。这种以载波的不同相位直接去表示响应的二进制数 2 字信号的调制方式，称为二进制的绝对相移方式。 对于 2cpsk 调制的原理图和 2ask 信号产生的方法相比较，只是对 s(t)的要求不 同，在 2ask 中 s(t)是单极性的，而在 2cpsk 中 s(t)是双极性的基带信号。对于 2cpsk 的调制的实现也有两种

34、方法；模拟调制法和键控法，其原理图分别如图 3-8 和 3-9 所示 s(t)双极性( t ) 2 不归零 cost 码型变换 乘法器 图 3-8 用相乘器实现 2cpsk 调制原理框图 开关电路 0 ( t ) 2 s(t) 图 3-9 用键控法实现 2cpsk 调制原理框图 2. 2cpsk 解调的原理 2cpsk 信号的解调通常使用相干解调法，在相干解调中要注意相干载波必须与 2cpsk 信号是同频同相的，其相干解调的原理图如图 3-10 所示 ( t ) 2 定时 cost脉冲 图 3-10 用相干解调法实现 2cpsk 解调原理框图 2.5 2dpsk 的调制与解调 1. dpsk

35、调制的原理 在 2cpsk 中，相位变化是以未调载波的相位作为参考基准的。由于它利用未调载 波相位的绝对值表示数字信息，所以称为绝对相移。已经指出，2cpsk 相干解调时，会 移向 1800 cost 抽样 判决器 低通 滤波器相乘器 带通 滤波器 存在着的相位模糊，即恢复的本地载波与相干载波可能调相，也可能反相，这种 1800 相位关系的不确定性将会造成解调出的数字基带信号与发送的数字基带信号正好相反， 即“1”变为“0” ， “0”变为“1” ，判决输出的数字信号全部出错，称为倒 现象或反 相工作。所以 2cpsk 难以实用。为了克服这个缺点，提出了 2dpsk(差分相移键控)。 2dps

36、k 是利用前后相邻码元的载波相对相位变化数字信息，又叫相对相移键控。当 前码元与前一码元的载波相位差用 来表示，定义 0 表示数字信息“0” （2-18） 表示数字信息“1” 例如一组数字信息与其对应的 2dpsk 信号的载波相位关系 二进制数字信息： 1 0 1 1 0 1 1 0 2dpsk 信号相位：（0） 0 0 或 （ ） 0 0 0 0 0 0 由此可知，对于相同的基带数字信息序列，由于初始码元的参考相位不同，2dpsk 信号的参考相位可以不同。也就是说，2dpsk 信号的相位并不直接代表基带信号，而前 后码元的相对相位差才确定唯一的信息符号。从而解决了载波相位不确定的问题。 对于

37、 2dpsk 的调制，先对二进制基带信号进行差分编码，即把数字信号序列的绝 对码变为相对码，然后再根据相对码进行绝对调相，从而产生二进制差分相移键控信 号，2dpsk 调制的原理框图如图 3-11 所示 0开关 (t) 2 s(t) 图 3-11 用键控法实现 2dpsk 调制原理框图 2. dpsk 解调的原理 cost 相移 1800 码变换 2dpsk 也有两种解调方法：一种是相干解调（极性比较法）加码变换法；还有一 种是差分相干解调法（相位比较法） 。前者的原理框图如图 3-12 所示 2 输出 cost定时脉冲 图 3-12 用相干解调法实现 2dpsk 解调原理框图 对 2dpsk

38、 进行相干解调，恢复出相对码，再经码变化器变化为绝对码，从而恢复 出发送的二进制数字信息。在解调的过程中，由于载波的相位模糊性的影响，使得解 调出的相对码也可能是“1”和“0”的倒置，但经差分译码（码反变换）得到的绝对 码不会发生任何倒置的现象，从而解决了相位模糊问题。 差分相干解调的原理图如图 3-13 所示 2 定时 脉冲 图 3-13 用差分相干解调法实现 2dpsk 解调原理框图 用相位比较法来对 2dpsk 信号进行解调，不需要专门的相干载波，只需要将收到 的 2dpsk 信号延时一个码元周期 ，然后与 2dpsk 本身信号相乘，相乘器起着相位比 较的作用，相乘结果反映了前后码元的相

39、位差，经过低通滤波器后再抽样判决，就可 以直接回复出原始数字信息，不需要码反变换器。 带通 滤波器相乘器 低通 滤波器 抽样 判决器 码反 变换器 带通 滤波器相乘器 低通 滤波器 抽样 判决器 延迟 3 fpga 和 vhdl 以及 quartus简介 3.1 fpga 简介 1 fpga 是什么 fpga（fieldprogrammable gate array） ，即现场可编程门阵列，它是在 pal、gal、cpld 等可编程器件的基础上进一步发展的产物。它是作为专用集成电路 （asic）领域中的一种半定制电路而出现的，既解决了定制电路的不足，又克服了原 有可编程器件门电路数有限的缺点。

40、以硬件描述语言（verilog 或 vhdl）所完成的 电路设计，可以经过简单的综合与布局，快速的烧录至 fpga 上进行测试，是现代 ic 设计验证的技术主流。这些可编辑元件可以被用来实现一些基本的逻辑门电路（比 如 and、or、xor、not）或者更复杂一些的组合功能比如解码器或数学方程式。 在大多数的 fpga 里面，这些可编辑的元件里也包含记忆元件例如触发器 （flipflop）或者其他更加完整的记忆块。 系统设计师可以根据需要通过可编辑的连接把 fpga 内部的逻辑块连接起来，就 好像一个电路试验板被放在了一个芯片里。一个出厂后的成品 fpga 的逻辑块和连接 可以按照设计者而改变

41、，所以 fpga 可以完成所需要的逻辑功能。 fpga 一般来说比 asic（专用集成芯片）的速度要慢，无法完成复杂的设计，而 且消耗更多的电能。但是他们也有很多的优点比如可以快速成品，可以被修改来改正 程序中的错误和更便宜的造价。厂商也可能会提供便宜的但是编辑能力差的 fpga。 因为这些芯片有比较差的可编辑能力，所以这些设计的开发是在普通的 fpga 上完成 的，然后将设计转移到一个类似于 asic 的芯片上。另外一种方法是用 cpld（复杂可 编程逻辑器件备） 。fpga 采用了逻辑单元阵列 lca（logic cell array）这样一个概念， 内部包括可配置逻辑模块 clb（con

42、figurable logic block） 、输出输入模块 iob（input output block）和内部连线（interconnect）三个部分。 2 基本特点： （1）采用 fpga 设计 asic 电路(特定用途集成电路)，用户不需要投片生产，就 能得到合用的芯片。 （2）fpga 可做其它全定制或半定制 asic 电路的中试样片。 （3）fpga 内部有丰富的触发器和 i/o 引脚。 （4）fpga 是 asic 电路中设计周期最短、开发费用最低、风险最小的器件之一。 （5） fpga 采用高速 chmos 工艺，功耗低，可以与 cmos、ttl 电平兼容。 可以说，fpga

43、芯片是小批量系统提高系统集成度、可靠性的最佳选择之一。 3 fpga 的应用： （1）产品设计 把相对成熟的技术应用到某些特定领域如通讯，视频，信息处理等等开发出满足 行业需要并能被行业客户接受的产品这方面主要是 fpga 技术和专业技术的结合问题， 另外还有就是与专业客户的界面问题产品设计还包括专业工具类产品及民用产品，前 者重点在性能，后者对价格敏感产品设计以实现产品功能为主要目的，fpga 技术是 一个实现手段在这个领域，fpga 因为具备接口，控制，功能 ip，内嵌 cpu 等特点有 条件实现一个构造简单，固化程度高，功能全面的系统产品设计。 （2）系统级应用 系统级的应用是 fpga

44、 与传统的计算机技术结合，实现一种 fpga 版的计算机系 统如用 xilinxv-4, v-5 系列的 fpga，实现内嵌 powerpccpu, 然后再配合各 种外围功能，实现一个基本环境，在这个平台上跑 linux 等系统这个系统也就支持各 种标准外设和功能接口（如图象接口）了这对于快速构成 fpga 大型系统来讲是很有 帮助的。这种山寨味很浓的系统早期优势不一定很明显，类似 arm 系统的境况但 若能慢慢发挥出 fpga 的优势，逐渐实现一些特色系统也是一种发展方向。 4 cyclone 系列 fpga （1）概述 cyclone 系列 fpga 是目前 asic 应用饿低成本应用方案

45、。asic 开发涉及到大量 的工程资源，设计仿真和验证，需要多次进行重制。利用其系统集成功能，cyclone 系列 fpga 避免了 asic 昂贵的 nre 负担（nre 是 non-recurring engineering 的缩写， nre 费用即一次性工程费用，是指集成电路生产成本中非经常性发生的开支） ，降低了 订购量和产品推迟的带来的风险。采用 cyclone 系列 fpga，大批量应用现在可以采 用价格相当的可编程解决方案。 新的市场发展趋势，如世界标准、平台融合、交互性以及技术改进等，不断的推 动可对高性价比方案的需求。cyclone 系列 fpga 的价格满足了市场对创新的要

46、求， 通过产品迅速面市来确定领先优势。现在通信、计算机外设、工业和汽车等低成本大 批量应用市场都应用 cyclone 系列 fpga。 （2）性能特性 cyclone 器件的性能足以和业界最快的 fpga 进行竞争。cyclone 系列 fpga 综合 考虑了逻辑器、存储器、锁相环（pll）和高级 i/o 接口。cyclone 系列 fpga 有以下 特性。 成本优化的构架。cyclone 系列 fpga 具有 20060 个逻辑单元，cylone 器件 的逻辑资源可以用来实现复杂的应用。 外部存储器接口。cyclone 器件具有高级外部存储器接口，允许设计者将外部 单数据率（sdr） ，双数

47、据率（ddr） 、sdram 和 ddrram 器件集成到复杂系统设计 中，而不会降低数据访问的性能。 嵌入式存储器。cyclone 器件中 m4k 存储块提供 288kbit 存储容量，能够被 配置来支持多种才做模式，包括 ram、rom、fifo 及单口和双口模式。 支持 lvds i/o。cyclone 器件支持各种单端 i/o 接口标准，如 3.3v、2.5v、1.8v、lvttl、lvcmo、sstl 和 pci 标准，满足当前系统需求。 时钟管理电路。cyclone 器件具有两个可编程锁相环（pll）和 8 个全局时钟 线，提供健全的时钟管理和频率合成功能，实现最大的系统性能。cy

48、clone pll 具有多 种高级功能，如频率合成、可编程相移、可编程延迟和外部时钟输出。这些功能允许 设计者管理内部和外部系统时序。 接口和协议。cyclone 器件支持诸如 pci 等串行、总线和网络接口，可访问外 部存储器和多种通信协议，如以太网协议。 热插拔和上电顺序。cyclone 器件具有健全的片内热插拔和顺序上电支持，确 保器件的正常操作和上电顺序无关。这一特性在上电前和上电期间起到了保护器件的 作用并使 i/o 缓冲保持三态，让 cyclone 器件成为多电压及需高可靠性和冗余性应用 的理想选择。 dsp 实现。cyclone 器件为在 fpga 上实现低成本数字信号处理系统提

49、供了理 想饿平台 自动循环冗余码校验。cyclone 器件自动进行 32 位 crc 冗余校验。在 quartus ii 开发软件中简单的运行单击就可以直接进行设置，启动器件的内置循环冗 余码校验器。这是单事件反转成本效益最好的 fpga 解决方案。 支持工业级温度。部分 cyclone 器件提供工业级温度范围-40 度到 100 度（节 点）的产品，支持各种工业应用。 3.2 quartus软件简介 1. quartus 软件基础 quartus ii design 是最高级和复杂的，用于(sopc)的设计环境。 quartus ii design 提供完善的 timing closure

50、和 logic lock 基于块的设计流程。quartus ii design 是唯一一个包括以 timing closure 和 基于块的设计流为基本特征的 programmable logic device (pld)的软件。 quartus ii 设计软件改进了性能、提升 了功能性、解决了潜在的设计延迟等，在工业领域率先提供 fpga 与 mask-programmed devices 开发的统一工作流程。 altera quartus ii 作为一种可编程逻辑的设计环境, 由于其强大的设计能力和 直观易用的接口，越来越受到数字系统设计者的欢迎,它是业界唯一提供 fpga 和固定 功能

51、hard copy 器件统一设计流程的设计工具。工程师使用同样的低价位工具对 stratix fpga 进行功能验证和原型设计，又可以设计 hard copy stratix 器件用于批 量成品。系统设计者现在能够用 quartus ii 软件评估 hard copy stratix 器件的性能 和功耗，相应地进行最大吞吐量设计。 altera 的 quartus ii 可编程逻辑软件属于第四代 pld 开发平台。该平台支持一个 工作组环境下的设计要求，其中包括支持基于 internet 的协作设计。quartus 平台与 cadence、exemplarlogic、 mentorgraphi

52、cs、synopsys 和 synplicity 等 eda 供应商 的开发工具相兼容。改进了软件的 logiclock 模块设计功能，增添 了 fastfit 编译选 项，推进了网络编辑性能，而且提升了调试能力。 在 quartus 5.0 中设计者可以根据个人的习惯和喜好，自定义开发环境的布局、 菜单、命令、和图表等。初次打开 quartus 5.0 软件时可以在 quartus 用户界面 和 max+plus 用户界面间进行选择，满足不同类型用户的选择。安装好 quartus 5.0 后， 进入用户界面后，可见其默认用户界面如图 2-2 所示： 图 3-1 quartus 5.0 用户界

53、面图 用户界面由标题栏、工具栏、菜单栏、工程导航窗口、状态显示窗口及工程工作 区等区域构成，进入用户界面后，用户可以通过调用菜单命令【tools】 【customize】 ， 在【customize】对话框中根据个人习惯，自定义 quartus 软件 的布局、菜单。命令等图标。 2. quartus 软件的特点 （1）编辑本段性能特点软件体积缩小，运行速度加快 quartusii5.0 安装软件为 550m,完全安装为 930m,如果定制安装，不选择 excalibur 嵌入处理器，则安装所需空间为 460m,比 quartusii1.1 版本减少一半以上 的空间要求，却能支持 altera

54、全部芯片的开发。同时软件的装载，编译，仿真速度比 1.1 版本大 大加快。 （2）logic lock 设计流程把性能提升 15% quartusii5.0 设计软件通过增强层次 logic lock 模块级设计方式，将性能平均改 善 15%。 logic lock 设计流程把整个模块的放置交由设计者控制，如果必要的话，可 以采用辅助平面布置。logic lock 设计流程运行设计者单独地优化和锁定每个模块的 性能，在大型 sopc 设计的构建过程中也保持整个系统的性能。2.0 版 quartus ii 设计 软件把新的 logic lock 设计流程算法集成到未来的 altera 器 件中，

55、该算法充分利用 了模块级设计的优势。 （3）支持 max7000/max3000 等乘积项器件 5.0 版 quartus ii 设计软件现在除了支持 altera 的 apex 20ke，apex 20kc， apex ii，arm 的 excalibur 嵌入处理器方案，mercury，flex10ke 和 acex1k 之外，还 支持 max3000a，max7000 系列乘积项器件。max3000a 和 max7000 设计者现在可以使用 quartus ii 设计软件中才有的所有强大的功能。 （4） quartusii5.0 增加了一个新的快速适配编译选项，选择中这个选项，将会比 缺

56、省设置要缩短 50%的编译时间。快速适配功能保留了 最佳性能的设置，加快了编译 过程。这样布局适配算法反复的次数更少，编译速度更快，对设计性能的影响最小。 3. quartus 设计流程 典型的 quartus 设计流程如图 3-2 所示： 编程配置 适配 时序分析与仿真 时序满足要求 设计输入 分析综合 功能仿真 设计正确 图 3-2 quartus 设计流程图 3.3 vhdl 语言基础 1. 什么是 vhdl 语言 vhdl 的英文全名是 very-high-speed integrated circuit hardware description language,诞生于 1982 年

57、。1987 年底，vhdl 被 ieee 和美国国防部确认 为标准硬件描述语言。自 ieee 公布了 vhdl 的标准版本，ieee-1076（简称 87 版）之 后，各 eda 公司相继推出了自己的 vhdl 设计环境，或宣布自己的设计工具可以和 vhdl 接口。此后 vhdl 在电子设计领域得到了广泛的接受，并逐步取代了原有的非标准的硬 件描述语言。1993 年，ieee 对 vhdl 进行了修订，从更高的抽象层次和系统描述能力 上扩展 vhdl 的内容，公布了新版本的 vhdl，即 ieee 标准的 1076-1993 版本，（简称 93 版）。现在，vhdl 和 verilog 作为

58、ieee 的工业标准硬件描述语言，又得到众多 eda 公司的支持，在电子工程领域，已成为事实上的通用硬件描述语言。有专家认为，在 新的世纪中，vhdl 与 verilog 语言将承担起大部分的数字系统设计任务。 2. vhdl 语言的特点 （1） vhdl 语言功能强大，设计方式多样 vhdl 语言具有强大的语言结构，只需采用简单明确的 vhdl 语言程序就可以描述 十分复杂的硬件电路。同时，它还具有多层次的电路设计描述功能。此外，vhdl 语言 能够同时支持同步电路、异步电路和随机电路的设计实现，这是其他硬件描述语言所 不能比拟的。vhdl 语言设计方法灵活多样，既支持自顶向下的设计方式，也

59、支持自底 向上的设计方法； 既支持模块化设计方法，也支持层次化设计方法。 （2） vhdl 语言具有强大的硬件描述能力 vhdl 语言具有多层次的电路设计描述功能，既可描述系统级电路，也可以描述门 级电路；描述方式既可以采用行为描述、寄存器传输描述或者结构描述，也可以采用 三者的混合描述方式。同时，vhdl 语言也支持惯性延迟和传输延时这样可以准确地建 立硬件电路的模型。vhdl 语言的强大描述能力还体现在它具有丰富的数据类型。vhdl 语言既支持标准定义的数据类型，也支持用户定义的数据类型，这样便会给硬件描述 带来较大的自由度。 （3） vhdl 语言具有很强的移植能力 vhdl 语言很强的

60、移植能力主要体现在： 对于同一个硬件电路的 vhdl 语言描述， 它可以从一个模拟器移植到另一个模拟器上、从一个综合器移植到另一个综合器上或 者从一个工作平台移植到另一个工作平台上去执行。 （4） vhdl 语言的设计描述与器件无关 采用 vhdl 语言描述硬件电路时，设计人员并不需要首先考虑选择进行设计的器 件。这样做的好处是可以使设计人员集中精力进行电路设计的优化，而不需要考虑其 他的问题。当硬件电路的设计描述完成以后，vhdl 语言允许采用多种不同的器件结构 来实现。 （5） vhdl 语言程序易于共享和复用 vhdl 语言采用基于库 ( library) 的设计方法。在设计过程中，设计